SU696441A1 - Устройство дл сравнени и преобразовани двоичных чисел - Google Patents

Устройство дл сравнени и преобразовани двоичных чисел

Info

Publication number
SU696441A1
SU696441A1 SU772519178A SU2519178A SU696441A1 SU 696441 A1 SU696441 A1 SU 696441A1 SU 772519178 A SU772519178 A SU 772519178A SU 2519178 A SU2519178 A SU 2519178A SU 696441 A1 SU696441 A1 SU 696441A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
comparison
elements
inputs
Prior art date
Application number
SU772519178A
Other languages
English (en)
Inventor
Георгий Михайлович Хаиндрава
Original Assignee
За витель
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by За витель filed Critical За витель
Priority to SU772519178A priority Critical patent/SU696441A1/ru
Application granted granted Critical
Publication of SU696441A1 publication Critical patent/SU696441A1/ru

Links

Landscapes

  • Hardware Redundancy (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ И ПРЕОБРАЗОВАНИЯ ДВОИЧНЫХ ЧИСЕЛ

Claims (1)

  1. Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано при реализации информационных и вычислительны устройств. Известны утсройства дл  сравнени  двух двоичных чисел, содержащие элементы И, ИЛИ, НЕ, триггеры, Недостаток этого устройства - сло ность и ограниченные функциональные возможности. Оно позвол ет определ т только признак результатов сравнени  двух двоичных чисел и не обеспечивает определени  численного значени  разности сравниваемых чисел.. Кроме того, при определении признака результатов сравнени  сигнал выдаетс  только- на одной из трех выходных шин, что часто неудобно в применении Наиболее близким к предлагаемому техническим решением  вл етс  устрой ство, содержащее схему сравнени , элементы ИЛИ, rfE, И, триггер, генера тор, счетчики, коммутаторы, дифферен цирующие цепи, причем первый и второй входы схемы сравнени  соединены с первым и вторым информационными входами устройства, выход генератора подключен к первому входу первого элемента И, второй вход которого соединен с инверсным выходом триггера, а выход первого элемента И подключен к информационному входу первого счетчика , выходы которого соединены с информационными входами первого и второго компараторов, выходы которых подключены ко входам первого элемента ИЛИ, выход которого соединен с первым входом установки в нулевое состо ние триггера. Недостаток этого устройства - ограниченные функциональные возможности, заключающиес  в невозможности определени  численного значени  результатов сравнени  дйух п-разр дных двоичных чисел и в невозможности выдачи признака результатов сравнени  в виде двоичного кода. Цель предлагаемого изобретени  расширение функциональных возможностей в части выдачи результата сравнени  в цифровом кеде и формировани  разности сравниваемых чисел. Дл  этого в устройстве первые входы второго и .третьего элементов И соединены с первой входной шиной устройства , первые входы четвертого и п того элементов И подключены ко второй входной шине устройства, первый в.ыход схемы сравнени  соединен с пер выми входами второго, третьего и чет вертого элементов ИЛИ, второй выход схемы сравнени  соединен со вторым уходом третьего элемента ИЛИ, со вто рым входом п того элемента И и через первую дифференцирующую цепь - с пер вым входом п того элемента ИЛИ и со вторым входом второго элемента И, тр тий выход схемы сравнени  подключен ко второму входу второго элемента ИЛ ко второму входу третьего элемента И и через вторую дифференцирующую це со вторыми входами четвертого, элемента И и п того элемента ИЛИ, выход которого подключен ко входу уста новки в единичное состо ние триггера выходы второго и четвертого .элементов И соединены со входами шестого элемента ИЛИ, выход которого подключен к управл ющему входу первого сче чика,выход первого элемента И соединен с информационным входом второго Счетчика, выход которого подключен к выходной шине устройства, а вход установки в нулевое состо ние соедииен со входом установки в нулевое состо ние первого счетчика и через первый элемент НЕ и третью дифференцирующую цепь подключен к управл юще му входу устройства,выход первого эл мента ИЛИ через второй элемент НЕ соединен со вторым входом четвертого элемента.ИЛИ, выходы второго, третьего и четвертого элементов ИЛИ подключены к выходным шинам устройства . Схема предлагаемого устройства изображена на чертеже. Предлагаемое устройство содержит блок 1 сравнени , входные шины 2, 3, шину 4 управлени , дифференцирующую цепь 5, элемент НЕ б, элементы И 7, 8,.дифференцирующие цепи 9, 10, элементы ИЛИ 11, счетчик 12, элемент И L3, генератор 14, счетчик 15, тригге 16, элемент ИЛИ 17, вход 18 управлени , элемент ИЛИ 19, компараторы 20, 21, элементы ИЛИ 22, 23, элементы. ИЛИ 24, 25, 26-, элемент НЕ 27, выходы 28 и 29 признака сравнени  в виде двоичного кода, выход 30 раз ности сравнени  в виде двоичного числа, выход 31 сигнала признака готовности информации. Предлагаемое устройство работает следующим образом. После включени  источников питани и выдачи на вход 18 управлени  сигнала Сброс триггер 16 устанавливаетс  в нулевое состо ние, при кото ром элемент И 13 закрыт и импульсы с генератора 14 не поступают в счет чик 12. Если сравниваемые двоичные числа равны (А В), то после подачи на шину 4 управлени  сигнала, сигнал логической 1 по витс  только на выходе А-В блока 1. Данный сигнал одновременно поступает на первые входы элементов ИЛИ 24 и 25, на выходах которых и, следовательно, на выходах 28 и 29 по витс  сигнал логической , что означает равенство двух п-раэр дных двоичных чисел А В. . При каждой очередной подаче сигнала на шину 4 через дифференцирующую цепь 5 и элемент НЕ 6 сбрасываютс  в нулевое состо ние счетчики-12 и 15. Ввиду того, что в данном случае на выходах и блока 1 сравнени  не по вл ютс  сигналы, соответствующие логической , поэтому не даютс  разрешени  на отпирани  элементов И 7,8,22 и 23 и никаких операций в счетчиках 12 и 15 не произойдет. Следовательно, после того, как сигнал логической с выхода А-В блока 1 сравнени , пройд  через элемент ИЛИ 26, поступит на выход 31 дл  вывода сигнала признака готовности информации, с выходов 28 и 29 признака сравнени  чисел снимаютс  двоичный код 11, ас выхода 30 снимаетс  результат разности сравнени . Если А В, то в этом случае после подачи сигнала на шину 4 сигнал логической 1 по витс  только на выходе А В блока 1 сравнени . Данный сигнал, пройд  через элемент ИЛИ 24, поступит на выход 28, а на клемме 29 поддерживаетс  сигнал логического О, что означает признак сравнени  двух п-разр дных двоичных чисел А В. блока 1 сравнени  одновременно подаетс  на вход дифференцирующей цепи 9 и на второй вход элемента И 23. В результате на выходе дифференцирующей цепи 9 по витс  импулвс, под действием которого двоичное число А через элементы И 7 и элементы ИЛИ 11 запишетс  в виде параллельного кода в счетчик 12, с выхода которого данный код подаетс  на первые входы цифровых компараторов 20 и 21. На второй вход второго цифрового компаратора 21 через элементы И 23 подаетс  двоичное число В, Импульс с выхода дифферейцирующей цепи 9 через элемент ИЛИ 17 подаетс  на вход триггера 16 и перебрасывает его. В результате на пр мом выходе триггера 16 по витс  сигнал 1, отпирающий элемент И 13. Импульсы с генератора 14 начнут поступать на счетчик 12 и дополн ть в нем записанное двоичиое число А до значени  двоичного числа В.Одновременно эти импульсы с генератора 14 через элемент И 13 поступают в счетчик 15 и накапливают с  в нем. В момент равенства двоичного уисла в счетчике 12 с двоичным числом В, на выходе второго цифрового компаратора 21 по вл етс  импульс, под дейЬтвием которого через элемент ИЛИ 19 триггер 16 возвращаетс  в исходное состо ние. В результате чего элемент И 13 закрываетс , и подача импульсов с выхода генератора 14, в счетчики 12 и 15 прекращаетс . С другой стороны, импульс,с выхода элемента ИЛИ 19 через элемент... НЕ 27 и элемент ИЛИ 26 подаётс  на выход 31 дл  вывода сигнала признака готовности информации. Следовательно , в данном случае с выходов 28 и 29 снимаетс  код 01 признака сравнени  , а с выхода 30 снимаетс  результат разностисравнени . Если , то в эгсм случае после подачи сигнала на шину 4 сигнал логической по витс  только на выходе блока 1 сравнени . Данный сигнал, пройд  через элемент ИЛИ 25, поступит на выход 29, а на выход 2i8 по витс  сигнал логического О что и означает признак сравнени  двух п-разр дных двоичных чисел . Сигнал логической с выхода блока 1 сравнени  одновременно подаетс  на вход дифференцирующей це пи 10 и на второй вход элемента И 22 В результате на выходе дифференцирую щей цепи 10 по витс  импульс, под действием которого двоичное число В через элементы И 8 и элементы ИЛИ 11 запишетс  в виде параллельного кода в счетчик 12, с выхода которого данны код подаетс  на первые входы компара торов 20 и 21. На второй вход компаратора 20 через элементы И 22 подаёт с  двоичное число А. Аналогично предыдущему-ел у чаю пер брасываетс  триггер 16, открываетс  элемент И 13 и начинаетс  подача импульсов с выхода генератора 14 в счет чики 12 и 15. В момент дополнени  двоичного числа В, записанного в пер вый счетчик 12 до двоичного числа А, на выходе компаратора 20 по витс  импульс, под действием которого триггер 16 возвращаетс  в исходное состо ние , закрываетс  элемент. И 13 и прекращаетс  подача импульсов в счетчири 12 и 15. На выходе 31 по вл етс  сигнал признака готовности информации ис выходов 28 и 29 снимаетс  двоичный код 10 признака сравнени  , а с выхода 30 снимаетс  результат разности сравнени . Предлагаемое устройство может найти применение в средствах вычислитель ной техники, так как обладает по сра нению с известными преимуществом по сокращению времени сравнени  и расширением функциональных возможностей. 1 Формула изобретени  Устройство дл  сравнени  и преобразовани  двоичных чисел, содержащее схему сравнени , элементы ИЛИ, НЕ, И, триггер, генератор, счетчики, компараторы, дифференцирующие цепи, причем первый и второй входы схемы сравнени  соединены с первым и вторым информационными входами устройства , выход генератора подключен к первому входу первого элемента И, второй вход которого соединен с инверсным выходом триггера, а выход первого элемента И подключен к информацион: ному входу первого счетчика, выходы которого соединены с информационными входами первого и второго коммутаторов , выходи которых подключены ко входам первого элемента ИЛИ, выход которого соединен с первым входом установки в нулевое состо ние триггера , отличающеес  тем, что, с целью расширени  функциональны} возможностей, в части выдачи результата сравнени  в цифровом коде и формировани  разности сравниваемых чисел , в нем первые входы второго и треi тьего элементов И соединены с первой входной шиной устройства, первые входы четвертого и п того элементов И подключены ко второй входной шине устройства, первый выход схемы сравнени  соединен с первыми входами второго , третьего и четвертого элементов ИЛИ, второй выход схемы сравнени  соединен-со вторым входом третьего элемента ИЛИ, со вторым входом п того элемента И и через первую дифференцирующую цепь - с первым входом п того элемента ИЛИ и со вторым входом второго элемента И, третий выход схемы Сравнени  подключен ко второму вхоЙУ /второго элемента ИЛИ,ко второму входу третьего элемента И и через вторую дифференцирующую цепь - со вторыми входами четвертого элемента И и п того элемента ИЛИ, выход которого подключен ко входу установки в единичное состо ние триггера,выходы второго и четвертого элемента И соединены со входами шестого элемента ИЛИ, выход которого подключен к управл ющему входу первого счетчика,выход первого элемента И соединен с информационным входом второго счетчика, выход которого подключен к выходной шине у стройства, а вход установки в ну левое состо ние соединен со входом установки в нулевое состо ние первого счетчика и через первый элемент НЕ и третью дифференцирующую цепь подключен к управл ющему входу устройства. выход первого элемента ИЛИ через второй элемент НЕ соединен со вторым входсзм четвертого элемента ИЛИ, выходы второго, третьего и четвертого элементов ИЛИ подключены к выходньм шинам устройства.
SU772519178A 1977-08-24 1977-08-24 Устройство дл сравнени и преобразовани двоичных чисел SU696441A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772519178A SU696441A1 (ru) 1977-08-24 1977-08-24 Устройство дл сравнени и преобразовани двоичных чисел

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772519178A SU696441A1 (ru) 1977-08-24 1977-08-24 Устройство дл сравнени и преобразовани двоичных чисел

Publications (1)

Publication Number Publication Date
SU696441A1 true SU696441A1 (ru) 1979-11-05

Family

ID=20722816

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772519178A SU696441A1 (ru) 1977-08-24 1977-08-24 Устройство дл сравнени и преобразовани двоичных чисел

Country Status (1)

Country Link
SU (1) SU696441A1 (ru)

Similar Documents

Publication Publication Date Title
US3683370A (en) Input device
SU696441A1 (ru) Устройство дл сравнени и преобразовани двоичных чисел
SU367540A1 (ru) Цифровой функциональный преобразователь последовательного типа
US3310800A (en) System for converting a decimal fraction of a degree to minutes
SU1087976A1 (ru) Устройство дл ввода информации
SU657604A1 (ru) Широтно-импульсный модул тор
SU1478204A1 (ru) Устройство дл ввода информации
SU409218A1 (ru) Устройство для сравнения двоичных чисел
SU1193658A1 (ru) Устройство дл сравнени двоичных чисел
SU1661770A1 (ru) Генератор тестов
US3571805A (en) Random or sequential access multichannel multiplexer
SU1605208A1 (ru) Устройство дл формировани контрольных тестов
SU487385A1 (ru) Цифровой компаратор
RU2022353C1 (ru) Устройство для определения дополнения множества
SU433643A1 (ru)
SU746503A1 (ru) Устройство дл определени максимального числа
SU1159165A1 (ru) Преобразователь параллельного кода в последовательный
SU1474631A1 (ru) Устройство дл ввода информации
SU693538A1 (ru) Преобразователь интервала времени в цифровой код
SU1689953A1 (ru) Устройство дл резервировани генератора
SU1115225A1 (ru) Преобразователь код-временной интервал
SU790004A1 (ru) Блок синхронизации дл считывающих устройств
SU746912A1 (ru) Цифровой дифференциальный врем - импульсный модул тор
SU717756A1 (ru) Устройство дл определени экстремального числа
SU902074A1 (ru) Кольцевой сдвигающий регистр