SU675603A1 - Делитель частоты импульсов - Google Patents
Делитель частоты импульсовInfo
- Publication number
- SU675603A1 SU675603A1 SU772442684A SU2442684A SU675603A1 SU 675603 A1 SU675603 A1 SU 675603A1 SU 772442684 A SU772442684 A SU 772442684A SU 2442684 A SU2442684 A SU 2442684A SU 675603 A1 SU675603 A1 SU 675603A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- pulse
- output
- zero
- decoder
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
(54) ДЕЛИТЕЛЬ ЧАСТОТЫ ИМПУЛЬСрВ
- -J Изобретение относитс к импульсной технике. Известен делитель частоты импульсов , содержащий генератор импульсов, подключенный на вход счетчика импульсов С общей шиной: обнулени , выполненного . на триггерах, выходы каждого йз которых соеринены с триггерами разр дными входами дешифратора скважности, другие разр дные входы управлени которого соединены с вьпсодами блока упра лени , допрлнител 5эный триггер с рйэде- льными входами и , ко торого подключены к точкам соедйнёш входов дешифратора скважности С триггер ными разр дными входами в разр двь1Мй входамиуправлени при этом взмхОгзУь дешифратора скважности подключены к одному из раздельных входов Дополни ельного дешифратора, а выводы дополнительного дешифратора к другому раз дельному входу дополнительного триггера и. обшей- шине обнулени счетчика вд. однако ЭТОТ делитель обладает недостаточным быстродействием. . Наиболее близким по технической сущности к изобретению вл етс делитель частот1з1, содержащий логический элемент И-НБ, один вход которого соединен с входной шиной, второй вход которого через логический элемент НЕ средйнен с единичным выходом триггера, а выход соединен с входом счетчика импульсов , выходы разр дов которого соединены с соответствующими входами дешифратора , другие входы которого coeflia- нень с дайнами упр)авл ющих сигналов, а нулевой выход триггера соединен с входом сброса счетчика и выходной шиной делител . Недостатком делител вл етс его сложность. Целью, изобретени - упрощение делител , Это достигаетс тем, в делителе частоты, содержащем логический элемент И«41Е, ОДИН вход которого сое-
675603 аинен с входной шиной, второй вход которого через логический элемент НЕ lioe fieftt; едЙ1ГиВДё11Й Ж1х6дом рй гге-; ра, а выхбд соединен с входом счетчика импульсов, выходы разр Ргдбв которого соединены с соответствующими входами дешифрато эа, другие вкоды которого соединены с шинами управл ющих сигналов, а нулевой выход триггера соединен с входом сброса счетчика и выходной шиной делител , выход дешифратора соедине;н с единичным входом триггера, нулевой вход которого под:й1ючен к входной шине. На чертеже дана структурна электри ческа схема йелител . Он содержит логический элемент И-НЕ 1, логический элемент НЕ 2,j:4eT чйк импульсов 3,, дешифратор 47Триг- г-ёр 5. Входной сигнал подан на входную шину 6, на шины 7, 8 подан сигнал управл ни , выходной сигнал снимаетс с выходной шины 9. Принцип работы делител заключаетс в следующем. Рассмотрим работу; делител дл коэф фициента делени К равного 15 в дес тичной системесчислени (К - ISjQ ), при этом разр дность бчетчика импульсов 3 равна четырем. В исходном состо нии на счетчик 3 записываетс код (10ОО), а триггер 5 устанавливаетс в нулевое состо ние нуле вйм потенциал ом входного сигнала, при этом на шине сброса счётчика импульсов 3 будет присутствовать бездействующий единичный потенциал, а на вхо де .логического элемента И-ЛЕ 1 с помощью логического элемента ,НЕ 2 единичный потенциал, разрешающий прохождение положительных (единичного уровн ) импульсов входной частоты { I g I ) на счетный Вход счетчика импуль сов 3. На шины управлени 7, 8 подает с пр мой код управлени коэффициентом делени (К - ISjp - lillg), Дешифра тор 4 осуществл ет сравнение кода управлени коэ4)фициента делени с кодом счетчика. При равенстве ко дов на выходе дешифратора 4 возникает нулевой потенциал, а в случае неравенства кодов на вь1ходе дешифратора 4 присутствует единичный потенциал. Каждый импульс входной частоты ( { rf), прошедший логический элемент И-НЕ 1, по заднему фронту увеличивает код счетчика импульсов 3 на единицу. По заднему фронту импульса подтверж- даетс нулевое состо ние триггера 5 нулевым потенциалом паузы между положительными импульсами входной частоты . После прихода (К -1)-го импульса о его заднему фронту код смотчика импульов 3 станет равным коду управлени коэффииента делени К, так как исходноа состо ние счетчика импульсов задаетс рав- ным 1000. Приэтомна выходе дешифратора 4 фо рмируетс нулевой потенциал , передний фронт которого устанавливает на единичном выходе триггера 5 единичный потенциал. На выходе логи- . ческого элемента И-НЕ 1 возникает нулевой потенциал, запрещаюший прохождение импульсов входной частоты на счетный вход счетчика импульсов 3. На нулевом выходе триггера 5 будет присутствовать единичный потенциал, поддерживаемый нулевым потенциалом паузы между (К - 1) -ым и импульсами входной частоты. Следующий К-й импульс не проходит на счетный вход счетчика импульсов 3, Потому, что логич:еский элемент И-НЕ 1 заблокирован. По переднему фронту К-го импульса триггер 5 установитс в единичное состо ние, так как на его нулевом входе возникает бездействующий единичный потенциал тела импульса, а на единичном входе присутствует нулевой потенциал с выхода дешифратора 4. Сигнал нулевого потенциала с нулевого выхода Триггера 5 по шине сбрсса записывает в счетчике импульсов 3 код 1ООО. При этом возникает неравенство кода управлени коэффициента делени и кода счетчика 3 и на вь1ходе дешифратора 4 формируетс единичный потен- циал. По заднему фронту К-го импульса триггер 5 устанавливаетс в нулевое состо ние, так как на его нулевом входе возникает нулевой потенциал паузы между К-ыми (К + 1)-ым импульсами входной частоты, а на единичном Bjfoae присутсТвует бездействующий единичный потенциал с выхода дешифра- тора 4. При этом логический элемент И-НЕ 1 деблокируетс . , Таким образом триггер 5 находитс в в единичном состо нии в течении времени .действи К-го импульса и на его нулевом входе формируетс отрицательный (нулевого уровн ) импульс, длительность которого равна длительности импульсов входной частоты.
Далее цикл работы повтор етс , каждый К-ый входной импульс выдел етс на нулевом выходе триггера 5, окаэы ваетс проинвертированным и поступает на выход устройства.
Claims (2)
1.Авторское свидетельство NO 4О1005, к . Н 03 К 23/О2, 15.3.72.
2.Авторское свидетельство № 347927, кл. Н ОЗ К 23/О2, 12.О7.72.
«
fftOi
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772442684A SU675603A1 (ru) | 1977-01-14 | 1977-01-14 | Делитель частоты импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772442684A SU675603A1 (ru) | 1977-01-14 | 1977-01-14 | Делитель частоты импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU675603A1 true SU675603A1 (ru) | 1979-07-25 |
Family
ID=20691677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772442684A SU675603A1 (ru) | 1977-01-14 | 1977-01-14 | Делитель частоты импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU675603A1 (ru) |
-
1977
- 1977-01-14 SU SU772442684A patent/SU675603A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU675603A1 (ru) | Делитель частоты импульсов | |
SU930626A1 (ru) | Устройство дл задержки импульсов | |
SU993460A1 (ru) | Пересчетное устройство | |
SU997255A1 (ru) | Управл емый делитель частоты | |
SU1115238A1 (ru) | Управл емый делитель частоты следовани импульсов | |
SU553749A1 (ru) | Пересчетное устройство | |
SU1001453A1 (ru) | Формирователь длительности импульса | |
SU944098A1 (ru) | Широтно-импульсный модул тор | |
SU752814A1 (ru) | Многодекадное пересчетное устройство с управл емым коэффициентом пересчета | |
SU564714A1 (ru) | Устройство дл формировани временных интервалов | |
SU1193658A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU1040608A1 (ru) | Делитель частоты импульсов | |
SU906007A2 (ru) | Делитель частоты импульсов | |
SU1338063A2 (ru) | Делитель частоты следовани импульсов | |
SU982200A1 (ru) | Управл емый делитель частоты | |
SU788365A1 (ru) | Преобразователь код-временной интервал | |
SU660195A1 (ru) | Умножитель частоты на дробный коэффициент | |
SU1758858A1 (ru) | Устройство дл формировани импульсных сигналов | |
SU671034A1 (ru) | Делитель частоты импульсов на семь | |
SU834918A1 (ru) | Сенсорный переключатель | |
SU809633A1 (ru) | Распределитель | |
SU824415A1 (ru) | Генератор пачек импульсов | |
SU790246A2 (ru) | Селектор импульсов по длительности | |
SU906006A1 (ru) | Делитель частоты следовани импульсов | |
SU1150745A1 (ru) | Устройство дл обнаружени потери импульса |