SU660222A1 - Селектор импульсов по периоду следовани - Google Patents
Селектор импульсов по периоду следованиInfo
- Publication number
- SU660222A1 SU660222A1 SU762425615A SU2425615A SU660222A1 SU 660222 A1 SU660222 A1 SU 660222A1 SU 762425615 A SU762425615 A SU 762425615A SU 2425615 A SU2425615 A SU 2425615A SU 660222 A1 SU660222 A1 SU 660222A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- pulse
- pulses
- additional
- Prior art date
Links
Landscapes
- Pulse Circuits (AREA)
Description
водами секционированной линии задержки, вход которой соединен с выходом трехвходового логического элемента Р1ЛИ, второй вход которого подключен к выходу логического элемента НЕ - И и иервому входу блока пересчета, второй вход которого соединен с выходом селектора, выход подключен ко второму входу логического элемента НЕ - И, а третий вход соединен с выходом многовходового логического элемента И, третий вход трехвходового логического элемента ИЛИ соединен с выходом элемента задержки и с первым входом второго логического элемента И, второй вход которого подключен к выходу секцнонировапной линии задержки, введены У 5-триггер, дополнительный элемент задержки, два дополнительных логических элемента И, двухвходовой и дополнительный трехвходовой логические элементы ИЛИ, выход последнего из которых соединен со входом элемента задержки , первый вход подключен к выходу первого логического элемента И и одному входу двухвходового элемента ИЛИ, второй вход которого соединен с выходом секционированной лннни задержки, а выход соединен с первым входом / 5-триггера, второй вход которого подключен к выходу дополнительного элемента задержки, вход которого подключен к выходу многовходового логического элемента И, причем выход RSтриггера соединен с первым входом первого дополнительного логического элемента И, второй вход которого соединен с выходом второго логического элемента И, а выход подключен ко второму входу дополнительного трехвходового логического элемента ИЛИ, третий вход которого соединен с выходом логического элемента НЕ - И, ири этом один вход второго дополнительного логического элемента И соединен со входной шиной, второй его вход подключен к выходу многоБходового логического элемента И, а выход дополнительного логического элемента И соединен с выходом селектора .
На чертеже дана структурна схема описываемого селектора.
Селектор содержит формирователь 1 импульсов , секционированную линию задержки 2, трехвходовые логические элементы ИЛИ 3, дополнительный трехвходовый логический элемент ИЛИ 4, многовходовый логический элемент И 5, двухвходовые логические элементы И 6 н 7, дополнительные двухвходовые логические элементы И 8 и 9, логический элемент НЕ - И 10, / 5-триггер
11,двухвходовый логический элемент ИЛИ
12,блок пересчета 13, элемент задержки 14 на т и дополнительный элемент задержки 15 на NT. Входной сигнал подан на входную шину 6, выходной сигнал снимаетс с выхода 17.
Принцип работы селектора заключаетс в следуюш,ем.
Ири поступлении сигналов на входную шину 16 селектора формирователь 1 вырабатывает нормализованные по длительности импульсы, которые через логический элемент ИЛИ 3 подаютс на вход секционированной линии задержки 2, с ее выхода каждый импульс, задержанный на интервал Т, подаетс на вход логического элемента И 6. Если данный импульс принадлежит селектируемой последовательности, то в этот момент на другой вход логического элемента И 6 с выхода формировател 1 поступает следуюший (второй) импульс последовательности и на выходе логического элемента И 6 по вл етс импульс совпадени , поступающий через логический элемент ИЛИ 12 на пр мой вход / 5-триггера И и через логический элемент ИЛИ 4 - на элемент задержки 14. Выходной сигнал 5-триггера. И переводит логический элемент И 8 в открытое состо ние. С выхода элемента задержки 14 импульс, задержанный относительно второго импульса последовательности на врем т, через логический элемент ИЛИ 3 поступает на вход секционированной линии задержки 2 и проходит вслед за вторым импульсом селектируемой последовательности , образу с ним дуплет с интервалом t. Импульс с выхода элемента задержки 14 поступает также на логический элемент И 7, но не проходит через него, так как на другой его вход сигнал в этот момент не поступает.
Третий импульс последовательности аналогичным образом проходит через логический элемент И 6, логический элемент ИЛИ 4 и элемент задержки 14 и поступает на вход секционированной линии задержки 2 через интервал т после импульса, поступившего на этот вход непосредственно с формировател 1. С выхода элемента задержки 14 задержанный на врем г третий импульс поступает на логический элемент И 7, на другой вход которого в этот момент с выхода секционированной линии задержки 2 приходит сформированный в предыдущем такте дополнительный импульс, отстающий от второго импульса последовательности на интервал т {второй имиульс дуплета). С выхода логического элемента И 7 имиульс совпадени проходит через открытый единичным выходом 5-триггера И логический элемент И 8 и через логический элемент ИЛИ 4 вновь поступает на элемент задерл :ки 14, с выхода которого задержанный еще на интервал т имиульс через логический элемент ИЛИ 3 проходит на вход секционированной линии задержки 2, в результате чего вслед за третьим импульсом последовательности распростран ютс уже два дополнительных импульса, образующие вместе с новым импульсом триплет с интервалами т. Второй раз нмпульс с выхода элемента задержки 14 через логический элемент И 7 не проходит.
Четвертый импульс селектируемой последовательности сопровождаетс уже трем и,ополннтельиыми импульсами и т. д. до прихода /i-f-1-ro импульса, когда число дополнительных импульсов нарастает до п. После этого срабатывает многовходовый логический элемент И 5, выходной сигнал которого открывает логический элемент И 9, и импульсы селектируемой иоследовательности , начина с л-f 2-го, проход т на выход селектора. Кроме того, сигнал с выхода логического элемента И 5 через элемент задержки 15 подаетс на сбросовый вход 5триггера 11, вследствие чего после выработки п дополнительных импульсов 5триггер 11 перебрасываетс , а логический элемент И 8 закрываетс , при этом разрываетс контур задержанной регенерации дополнительных импульсов и предотвращаетс возможность дальнейшего увеличени числа этих импульсов в последующих тактах работы селектора.
С приходом следующего импульса селектируемой последовательности выходной сигнал логического элемента И 6 вновь перебрасывает триггер 11, логический элемент И 8 открываетс , контур задержанной регенерации замыкаетс до накоплени п дополнительных импульсов в данном такте работы селектора.
Так как формирование каждого из дополнительных импульсов происходит в результате черезпериодного совпадени очередного и предыдущего импульсов селектируемой последовательности, то образование полного «-мультиплета дополнительных импульсов с интервалами т возможно лишь при условии поступлени подр д л+1 импульса с интервалами Т, что эквивалентно л-кратному череспериодному сравнению.
Сигнал с выхода логического элемента И 9 поступает на цепь сброса блока пересчета 13 и приводит его в исходное состо ние готовности к работе в контуре регенерации дл восстановлени пропущенных импульсов.
В случае отсутстви очередного импульса селектируемой последовательности логический элемент НЕ - И 10 в момент нрихода на него сигнала от блока пересчета 13 открыт , при этом выходной импульс логического элемента И 5, прошедший через блок пересчета 13 и логический элемент НЕ - И 10 с выхода последнего через логические элементы ИЛИ 3 и 4 поступает соответственно на вход секционированной линии задержки 2 и на вход элемента задержки 14, замеща собой отсутствующий очередной импульс входной последовательности. Последующа регенераци п дополнительных импульсов и работа остальных узлов схемы происходит как описано выше, переброс RSтриггера 11 в открытое состо ние при этом производитс выходным сигналом логического элемента И 5 через логический элемент ИЛИ 12. Прошедшие через логический элемент НЕ - И 10 импульсы поступают также на счетный вход блока пересчета 13 л определени числа пропусков и сравпени его с установленным критерием (коэффициентом пересчета). Если число пропущенных импульсов превышает коэффициент пересчета, то после восстановлени заданного числа пропусков блок пересчета 13 закрываетс и ирохождение и.мпульсов, замещающих пропуски на логический элемент НЕ - И 10 и далее на логические элементы ИЛИ 3 и 4 прекращаетс . В последующих тактах логические элементы И 5 и 7 не срабатывают , регенераци прекращаетс и селектор приходит в исходное состо ние.
Claims (2)
1.Патент США № 3732563, кл. 340-127, опублик. 12.06.71.
2.За вка № 2414250/18-21, кл. Н ОЗК 5/18, 02.10.76, по которой прин то решение о выдаче авторского свидетельства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762425615A SU660222A1 (ru) | 1976-12-06 | 1976-12-06 | Селектор импульсов по периоду следовани |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762425615A SU660222A1 (ru) | 1976-12-06 | 1976-12-06 | Селектор импульсов по периоду следовани |
Publications (1)
Publication Number | Publication Date |
---|---|
SU660222A1 true SU660222A1 (ru) | 1979-04-30 |
Family
ID=20684945
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762425615A SU660222A1 (ru) | 1976-12-06 | 1976-12-06 | Селектор импульсов по периоду следовани |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU660222A1 (ru) |
-
1976
- 1976-12-06 SU SU762425615A patent/SU660222A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU660222A1 (ru) | Селектор импульсов по периоду следовани | |
SU1095371A1 (ru) | Формирователь пилообразного напр жени | |
SU516186A1 (ru) | Селектор широтно-импульсных сигналов | |
SU1236603A1 (ru) | Устройство дл разделени двух последовательностей импульсов | |
SU1674117A1 (ru) | Генератор случайного процесса | |
SU741434A1 (ru) | Формирователь одиночных импульсов | |
SU1132346A1 (ru) | Формирователь пачек импульсов | |
SU744949A1 (ru) | Селектор пар импульсов заданной длительности | |
SU1128378A2 (ru) | Устройство дл разделени двух последовательностей импульсов | |
SU607212A2 (ru) | Устройство дл получени сигнала рассогласовани двух импульсных последовательностей | |
SU1372606A1 (ru) | Селектор импульсной последовательности | |
SU488320A2 (ru) | Устройство дл синхронизации импульсов | |
SU1272491A1 (ru) | Устройство дл контрол последовательности импульсов | |
SU1378031A1 (ru) | Формирователь импульсов | |
SU1345341A1 (ru) | Пересчетное устройство | |
SU418968A1 (ru) | Импульсное устройство | |
SU1042184A1 (ru) | Резервированное пересчетное устройство | |
SU930625A1 (ru) | Селектор импульсов по периоду следовани | |
SU455468A1 (ru) | Формирователь импульсов по переднему и заднему фронту входного импульса | |
SU604176A1 (ru) | Стартстопное приемное устройство | |
SU1018217A1 (ru) | Устройство дл выделени первого и последнего импульсов в пачке | |
SU987613A1 (ru) | Устройство дл ввода информации | |
SU538484A1 (ru) | Селектор информационных импульсов | |
SU815952A2 (ru) | Приемник телеграфного аппаратаС АВТОКОНТРОлЕМ | |
SU1019642A1 (ru) | Пересчетное устройство по модулю 1,5 |