SU1345341A1 - Пересчетное устройство - Google Patents

Abstract

Пересчетное устройство содержит регистр 1, дешифратор 2, шифратор 3, N элементов ИЛИ-И 2 4.1-4.N, формирователь 5 взаимно сдвинутых импульсов управлени , элементы задержки 6.1-6.N, элементы ИЛИ-НЕ 7, 10, элемент ИЛИ 8, N элементов И 9.1-9.N, 11, входную шину 12, шину сброса 13. Изобретение повьш1ает достоверность функционировани  пересчетного устройства . 3 ил. /fer/J (fiUZ.f

Description

10

20

1 1345341 Изобретение относитс  к импульсой технике и может быть использовано измерительных и вычислительных стройствах.

Целью изобретени   вл етс  повыение достоверности функционировани  ересчетного устройства.

На фиг.1 представлена функциональна  схема пересчетного устройства; на фиг.2 - функциональна  схема фор- мировател  взаимно-сдвинутых импульов управлени ; на фиг.З - временна  диаграмма, по сн юща  его работу

Устройство (фиг.1) содержит регистр 1, дешифратор 2, шифратор 3, N элементов 2ИЛИ-И 4.1-4.N, формирователь 5 взаимно сдвинутых импульсов управлени , элементы 6.1-6.N задержки, первый элемент ИЛИ-НЕ 7, элемент ИЛИ 8, N элементов И 9.1-9.N, второй элемент ИЛИ-НЕ 10, элемент И 11, входную шину 12, шину 13 сброса . Формирователь 5 взаимно сдвинутых импульсов управлени  содержит эле- 25 менты задержки 14-16, элементы НЕ 17 и 18, элементы И 19-21.

Первьй выход формировател  5 веаимно сдвинутых импульсов управлени  подключен через элемент ШШ-НЕ 7 к управл ющему входу дешифратора 2. Каждый из выходов дешифратора 2 соединен с соответствующим элементом 6 задержки и первым входом соответствующего элемента И 9, Первый выход дешифратора 2 соединен через элемент ИЛИ 8 с первыми входами первого и второго элементов ИЛИ первого элемента 2ИЛИ-И 4.1, выходы депшфрато- ра 2, начина  со второго, подключены к первым входам первого и второго элементов ИЛИ соответствующего элемента 2ИЛИ-И. Выходы каждого предьщущего элемента 6 задержки подключены соответственно к вторым входам последующего элемента И 9 и к второму ВХОДУ-первого элемента ИЛИ последующего элемента 2 ИЛИ-И. Вторые входы второго элемента ИЛИ всех элементов 2ИЛИ-И подключены к второму выходу формировател  5 взаимно сдвинутых импульсов управлени . Выходы элементов 2ИЛИ-И соединены с со- ответствуюощми входами шифратора 3, выходы которого подключены к соответствующим установочным входам регистра 1. Выходы регистра 1 соединены с соответствующими входами дешифратора 2. Выходы элементов И 9

п в н 15 П

в gg и

30

35

40

45

50

0

341

5

подключены через второй элемент ИЛИ-НЕ 10 к первому входу элемента И 11, второй вход которого соединен с третьим выходом формировател  5 взаимно сдвинутых импульсов управлени , вход которого соединен с входной шиной 12. Вторые входы элементов ИЛИ-НЕ 7, ИЛИ 8 подключены к тине 13 сброса, В формирователе 5 взаимно сдвинутых импульсов управлени  (фиг. 2) вход элемента задержки 14 соединен с входной шиной блока и с-первым входом элемента И 19. 5 Первый выход элемента задержки 14 соединен с входом элемента 15 задержки и с первым входом элемента И 20. Второй выход элемента 14 задержки соединен с входом элемента 16 задержки и через элемент НЕ 17 - с вторым входом элемента И 19, выход которого соединен с первым выходом формировател  5 взаимно сдвинутых импульсов управлени . Выход элемента 15 задержки подключен через элемент НЕ 18 к второму входу элемента И 20 и к первому входу элемента И 21. Выход элемента И 20 соединен с вторым выходом формировател  5 взаимно сдвинутых импульсов управлени . Выход элемента задержки 16 соединен с вторым входом элемента И 21, выход которого соединен с третьим выходом формировател  5 взаимно сдвинутых импульсов управлени .

Устройство работает следуклцим образом .

В исходном состо нии на шину 13 подаетс  импульс сброса положительной пол рности. При этом на выходе элемента ИЛИ-НЕ 7 по вл етс  отрицательный импульс, поступающий на управл ющий вход дешифратора 2 и запрещающий на врем  действи  импульса выдачу сигналов с выходов дешифратора . Одновременно импульс сброса поступает через элемент ИЛИ 8 на первые входы (из двух пар входов) .г элемента ИЛИгИ 4.1, а с его вькода - на первьм вход шифратора 3. При этом с выходов шифратора 3 в регистр 1 занесен код гисла О (триггеры всех, разр дов регистра 1 установ тс  в нулевое состо ние). Ло окончании g импульса сброса на шине 13 на выходе элемента ИЛИ-НЕ 7 и, соответственно , на управл ющем входе дешифратора 2 по витс  высокий (разрешающий) потенциал, после чего сигнал с пер0

5

0

5

0

вого выхода дешифратора 2, соответствующий нулевому состо нию регистр 1, начнет подаватьс  через элемент ИЛИ 8 и элемент 2 ШШ-И 4.1 на пер- вьй вход шифратора 3, а с его выходов - на соответствующие установочные входы регистра 1, подтвержда  нулевое состо ние регистра 1.

Таким образом, в исходном состо нии на первом, втором и третьем выходах формировател  5 взаимно сдвинутых импульсов управлени  низкие потенциалы, на выходе элемента ШШ-НЕ 7 высокий потенциал. Высокий потенциал первого выхода дешифратора 2 поступает через элемент ИЛИ 8 и элемент ИЛИ-И 4.1 на первый вход нифратора 3, при этом сигналами с его выходов подтверждаетс  нулевое состо ние регистра 1 . Высокий потенциал первого выхода дешифратора 2 поступает также на первый вход элемента И 9.1, закрытого по другому входу, и через элемент задержки 6.1 - на второй вход элемента И 9.2 и на второй вход первой пары входов элемента 2ИЛИ-И 4.2, подготавлива  его к пропусканию первого входного (счетного) импульса. На выходах элементов И 9.1-9.N низкие потенциалы, а на выходе элемента ИЛИ-НЕ 10 и.

3««Ai

ii ЗЯй,

зал,

мента И 11 высокий потенциал.

По каждойу импульсу, поступающему на входную шину 12, и, соответственно , на вход формировател  5 взаимно сдвинутых импульсов управле ш  на первом, втором и третьем его выходах формируетс  по одному импульсу,сдвинутых относительно друг друга и перекрывающихс  во времени. На временной диаграмме работы формировател  5 взаимно сдвинутых импульсов управлени  (фиг.З) прин ты следующие обо- значени :

-врем  задержки сигнала на первом выходе элемента -14 задержки;

-врем  -задержки сигнала на втором выходе элемента 14 задержки и врем  задержки элемента 15 задержки;

-врем  задержки элемента 16 3 адержки.

Сигнал с входа формировател  5 взаимно сдвинутых импульсов поступает на вход элемента задержки 14 и на первый вход элемента И 19, на

5

0

5

втором входе которого имеетс  высокий потенциал с выхода элемента НЕ 17. Элемент И 19 открываетс , формиру  передний фронт импульса на первом выходе формировател  5. Через врем  1 сигнал с первого выхода элемента задержки 14 поступает на вход элемента 15 задержки и на 0 первый вход элемента И 20, который открываетс , формиру  передний фронт . импульса на втором выходе формировател  5. Через врем  , относительно входного импульса по вл етс  5 импульс на втором выходе элемента 14 задержки, который поступает на вход элемента НЕ 17 и на вход элемента 16 задержки. При этом закрываетс  элемент И 19, формиру  зад- 0 НИИ фронт импульса на первом выходе формировател  5, а через врем  -D сигнал с выхода элемента задержки поступает на второй вход элемента И 21, который открываетс , 5 формиру  передний фронт импульса на третьем выходе формировател  5. Через врем  зад относительно сигнала на входе элемента 15 задержки сигнал с его выхода через элемент 0 НЕ 18 поступает на второй вход элемента И 20 и на первый вход элемента И 21, которые закрываютс , формиру  задний фронт импульсов соответственно на втором и третьем выходах формировател  5.

Таким образом, с поступлением импульса на вход формировател  5 на его первом и втором выходах формируютс  импульсы длительностью , Импульс на втором выходе отстает от импульса на первом выходе на врем  io,c(A .На третьем выходе формировател  5 также формируетс  импульс , который начинаетс  после окончани  импульса на первом выходе через врем  и заканчиваетс  одновременно с импульсом на втором выходе.

С поступлением на входную шину 12 первого счетного импульса одновременно импульс с первого выхода формировател  5 взаимно сдвинутых импульсов управлени  поступает через элемент ИЛИ-НЕ 7 на управл ющий вход g дешифратора 2, запреща  на врем  Сзо., вьщачу сигналов с его выходов . При этом снимаетс  положительный потенциал с объединенных первых входов элемента 2ИЛИ-И 4.1, с его выхо0

1345341 с первого входа

шифратора 3.

Через врем  ск несколько превышающее общее врем  прохождени  (отпускани ) сигнала через элемент ИЛИ-НЕ 7. пешиЛоатоо 2. элементы ИЛИ 8,2ИЛИ-И 4.1 .шифратор 3,импульс с второго выхода формировател  5 поступает на объединенные «вторые входы вторых па входов элементов 2ИЛИ-И 4, 1-4„Ы.При этом открываетс  элемент 2ИЛИ-И 4.2, так как на втором его входе первой входов присутствует положительный потенциал с выхода элемента задерж- ки 6.1. Врем  задержки элементов задержки 6.1-6.N выбираетс  равным или несколько большим величины з«А, зс.42 Импульс С вькода :элемента ИЛИ-И 4.2 поступает на вто- рой вход шифратора 3, при этом с выходов шифратора 3 в регистр 1 занесен код числа 1.

По окончании импульса на первом выходе формировател  5 (на управл ющем входе дешифратора .2) сигнал с второго выхода дешифратора 2 (соответствующий коду числа 1 в регистр 1) подаетс  на первый вход элемента И 9.2, на вход элемента задержки 6„2 и на первые входы элементов ИЛИ элемента 2ИЛИ-И 4,2 при наличии импульса на втором входе второго элемента ИЛИ. Поэтому по окончании импульса на втором выходе формировател  5 и на втором входе второго элемента ИЛИ элемента 2ИЛИ-И 4.2 послед

НИИ остаетс  открытым, сигнал с его выхода продолжает поступать на второй вход шифратора 3, подтвержда  в регистре код числа 1. Положительный потенциал с второго выхода дешифратора 2 открывает элемент И 9.2 (на врем  действи  сигнала на выходе элемента задержки 6.1), выходной импульс которого поступает через элемент Ш1И-НЕ 10 на первьй вход элемента И 11 и закрывает его. Поэтому импульс с третьего выхода формировател  5 не проходит на выход элемента И 11 .

Через врем  + момента по влени  сигнаЛа на втором выходе дешифратора 2 сигнал с выхода элемента задержки 6.2 поступает на второй вход первой пары входов элемента 2ИЛИ-И 4.3, подготавлива  его к пропусканию второго счетного импульса.

8

1

С приходом второго входного счетного импульса импульс с первого выхода формировател  5 запрещает выдачу сигнала со второго выхода дешифратора 2. Снимаетс  сигнал с первых входов элементов ИЛИ элемента 2ШШ-И 4.2 и, соответственно, с второго входа шифратора 3. Импульс с второго выхода формировател  5 открывает элемент 2ИЛИ-И 4.3 и с его выхода поступает на третий вход шифратора 3, при этом в регистр 1 заноситс  код числа 2.

По окончании импульса на первом выходе формировател  5 сигнал с третьего выхода дешифратора 2 подаетс  на первьй вход элемента И 9.3, на вход элемента задержки 6.3 и на первые входы элементов ИЛИ элемента 2Ш1И-И 4.3. По окончании импульса на втором выходе формировател  5 элемент 2ИЛИ-И 4.3 остаетс  откры5

0

5

0

поступать на третий вход шифратора 3.

Сигнал с третьего выхода дешифратора 2 открывает элемент И 9.3, выходной импульс которого через элемент ИЛИ-НЕ 10 закрывает по первому входу элемент И 11, поэтому импульс с третьего вЬгхода формировател  5 не проходит на выход элемента И 11.

Сигнал с выхода элемента задержки 6.3 поступает на второй вход первой пары входов элемента 2Ш1И-И 4.4, подготавлива  его к пропусканию третьего счетного импульса и т.д.

Таким образом, с поступлением на входную шину 12 каждого счетного импульса , содержимое регистра 1 увеличиваетс  на единицу. Код числа, соответствующий пор дковому номеру входного счетчика импульса, заноситс  в регистр 1 по переднему фронту импульса с второго выхода формировател  5 взаимно сдвинутых импульсов управлени  при прохождении его через соответствующий элемент 2ИЛИ-И на соответствующий вход шифратора 3 и подтверждаетс  затем за счет прохождени  через соответствующий открытый элемент 2ИЛИ-И сигнала с соответствующего выхода дешифратора 2. Непрерывное наличие сигнала на вы- -i- ходе соответствующего элемента

2ИЛИ-И на одном из входов шифратора 3 и на соответствующих установочных входах регистра 1 исключает возможность возникновени  сбоев в реги5

0

стре 1 как в динамическом, так и в статическом режимах работы устройства .

При отсутствии неисправностей в регистре 1 импульсы, поступающие поочередно с выходов элементов И 9.1-9.N через элемент ИЛИ-НЕ 10, каждый раз закрывают по первому вхо20

ду элемент И 11, поэтому соответству- ig элемента 2ИЛИ-И, первый выход дешифратора соединен с первым входом элемента ИЛИ, вьгход которого соединен с первыми входами первого и второго элементов ИЛИ первого элемента

15 2Ш1{17И, выход каждого предыдущего элемента задержки подключен соответственно к второму входу последующего элемента И и к второму входу первого элемента ИЛИ последующего элемента 2 ИЛИ-И, выход последнего элемента задержки соединен с вторым входом первого элемента ИЛИ первого элемента 2 ИЛИ-И, вторые входы элементов ИЛИ всех элементов 2ШШ-И

25 подключены к второму выходу формировател  взаимно сдвинутых импульсов управлени , выходы элементов 2ИЛИ-И соединены с соответствующими входами щифратора, выходы которого подключены к соответствующим установочным входам регистра, выходы которого соединены с соответствующими входами дешифратора, выходы N элементов И подключены через второй элемент ИЛИ-НЕ к первому входу дополнительного элемента И, второй вход которого соединен с третьим выходом формировател  взаимно сдвинутых импульсов , вход которого соединен с входной шиной устройства, при этом вторые входы элемента ИЛИ и первого элемента ИЛИ-НЕ подключены к шине сброса устройства.

ющие им импульсы с третьего выхода формировател  5 на выход элемента И 11 проходить не будут, В случае отказа одного из триггеров регистра 1, когда с поступлением сигнала на его установочный вход состо ние триггера не измен етс  на противоположное , нарушаетс  последовательность по влени  сигналов на выходах дешифратора 2, В результате с поступлением очередного счетного импульса на входную шину 12 импульс на выходе соответствующего элемента И 9 отсутствует, Яоэтому очередной импульс с третьего выхода формировател  5 пройдет на выход элемента И 11, сигнализиру  о неисправности регистра 1 .

Claims (1)

1. Формула изобретени  ЗО

   Пересчетное устройство, содержащее регистр, N элементов И, элемент ИЛИ, первый элемент ИЛИ-НЕ, дополнительный элемент И, отличающеес  тем, что, с целью повы- - шени  достоверности функционировани , в него введены дешифратор, шифратор N элементов/ 2ИЛИ-И, N элементов задержки , второй элемент ИЛИ-НЕ и формирователь взаимно сдвинутых импульсов управлени , первый выход которого соединен через первый элемент

   35

   4(;

   РШИ-НЕ с управл ющим входом дешифратора , ка эдый из N выходов которого подключен к соответствующим элементу задержки и первому входу соответствующего элемента И, выходы дешифратора , начина  с второго, соединены с первыми входами первого и вто« рого элементов ИЛИ соответствующего

   20

   15

   25

   35

   25

   4(;