SU656224A1 - Устройство дл контрол верности передачи цифровой информации - Google Patents

Устройство дл контрол верности передачи цифровой информации

Info

Publication number
SU656224A1
SU656224A1 SU752193670A SU2193670A SU656224A1 SU 656224 A1 SU656224 A1 SU 656224A1 SU 752193670 A SU752193670 A SU 752193670A SU 2193670 A SU2193670 A SU 2193670A SU 656224 A1 SU656224 A1 SU 656224A1
Authority
SU
USSR - Soviet Union
Prior art keywords
block
hamming
modulo
subsets
inputs
Prior art date
Application number
SU752193670A
Other languages
English (en)
Inventor
Николай Николаевич Новиков
Александр Константинович Дарков
Original Assignee
Серпуховское Высшее Военное Командное Училище Им. Ленинского Комсомола
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Серпуховское Высшее Военное Командное Училище Им. Ленинского Комсомола filed Critical Серпуховское Высшее Военное Командное Училище Им. Ленинского Комсомола
Priority to SU752193670A priority Critical patent/SU656224A1/ru
Application granted granted Critical
Publication of SU656224A1 publication Critical patent/SU656224A1/ru

Links

Landscapes

  • Detection And Correction Of Errors (AREA)

Claims (1)

  1. Изобретение относитс  к области вычислительной техники и может быть использовано при контроле передачи информации в наиболее важных трактах цифровых вычислительных машин. Известно устройство дл  контрол  верности передачи цифровой информаци содержащее входной регистр, выходы которого подключены к первым входам блока задержки, вторые входы которог соединены с выходами сумматора по модулю два, выходы блока вычитани  подключены к третьим входам блока задержки 1. Недостатком такого устройства  вл етс  невозможность указани  пози ции двойной ошибки и большей кратнос ти. Цель изобретени  - повышение верности контрол  путем обеспечени  возможности определени  позиции двой ной ошибки и большей кратности. Дл  этого в устройство дл  контро л  верности передачи цифровой информации , содержащее входной регистр, выходы которого подключены к первым входам блока задержки, вторые входы которого соединены с выходами сумматора по модулю два, выходы блока вычитани  подключены к третьим входам блока задержки, введены блок вьщелени  подмножеств Хемминга и блок определени  контрольных сумм, при этом выходы входного регистра . подключены через блок выделени  .подмножеств Хемминга ко входам сумматора по модулю два, выходы которого подключены через блок определени  конт рольных сумм ко входам блока вычитани  . На чертеже представлена структурна  электрическа  схема описываемого устройства. Устройство дл  контрол  верности передачи цифровой информации содержит входной регистр 1, блок 2 выделени , подмножеств Хемминга, сумматор 3 по модулю два, блок 4 определени  контрольных сумм, блок 5 вычитани  и блок 6 Задержки. Входной регистр 1 служит дл  записи кода, который необходимо передать , предварительно закодировав. Он представл ет собой п-разр дный двоичный регистр. Блок 2 выделени  подмножеств Хемминга служит дл  образовани  множеств Е,, Е, Е, Ej ..., которые образуютс  из совокупности тех номеров, в двоичном изображении которых на 1-ом месте имеетс  . Он представл ет собой . разр дный регистр, где к - количество информационных разр дов; г - количество проверочных разр дов; ц, цела  часть. Количество разр дов определ етс  количеством проверочных разр дов. Сумматор 3 по модулю два  вл етс  логическим элементом, реализующим функцию неравнозначности в подмножествах Хемминга: С-ФИ.О, где - контрольные разр ды; 2. суммы в подмножествах Хемминга; ® - знак суммировани  п6 модулю два. Блок 4 определени  контрольных сумм служит дл  определени  контроль ных сумм по модулю j в подмножествах Хемминга: .л,. . Полученные.результаты сумм, в по множествах умножаютс  на весовые функции двух выбранных модулей контрол  CJ,| и С,2 (( V,S,,,V. ,,-, где - значение; функции веса i-po разр да по модулю с|, ; 2(S-i 2 Hiodq.2 - значение функции вес i-ro разр да по модулю . Блок 5 вычитани  служит дл  сложе ни  .полученных сумм, по модулю jf и И определени  остатков г и г по ( и с., o-() 2o4E i2ei) o 4 zБлок б задержки осуществл ет необходимую задержку выходного слова целью формировани  выходного кода . Устройство работает следующим об разом. Во входной регистр 1 поступа 1 -разр дный двоичный код, который н обходимо передать. С выходного регистра 1 код посту пает на блок б задержки и на блок 2 выделени  подмножеств Хемминга, ко торый обеспечивает выделение подмно жеств Хемминга Е , Е , . . . , с целью определени  значений.контроль ных разр дов. С блока 2 выделени  подмножеств Хемминга информаци  пост упает на сумматор 3 по модулю два, где происходит суммирование по модулю два в подмножествах Хемминга и определ ютс  значени  контрольных разр дов. С выхода сумматора- 3 конт рольные разр ды поступают на блок 6 задержки, а также информационные и контрольные разр ды поступают на бл 4 определени  контрольных сумм. Бло 4 определени  контрольных сумм осуществл ет суммирование в подмножествах Хемминга контрольных и ин4 формационных разр дов по модулю --j Juполученные суммы в подмножествах Хемминга умножаютс  на весовые функции двух модулей контрол . С выхода блока 4 определени  контрольных сумм информаци  поступает на блок 5 вычитани . В блоке 5 вычитани  происходит суммирование результатов и определение остатков по. модул м q, и 2 в полученных подмножествах Хемминга- . В качестве модулей q,, и q,, выбираютс  простые числа (t, с,,} . Это позвол ет при декодировании однозначно указать одиночную ошибку, ее- ли результаты декодировани  при использовании контрольных разр дов кода Хемминга и контрольных разр дов модульных преобразований совпадают, т.е. указывают на одну и ту же позицию кода. Если указанные позиции не совпадают , то, использу  таблицу обнаружени  ошибок по модул -м q, q,2, определ ют номера веро тных искаженных позиций (двойных и большей кратности ) . Полученные значени  остатков по модул м с . и с г2-пос-гупают на блок 6 задержки. С выхода блока 6 задержки формируетс  ,код, который содержит информационные символы, контрольные разр ды по Хеммингу и контрольные разр ды, полученные в результате определени  вычета по модул м о,., и Таким образом, описанное устройство позвол ет определить при декодировании веро тные искаженные по-, зиции двойной и больщей кратности Ошибки. Формула изобретени  Устройство дл  контрол  верности передачи цифровой информации, содержащее входной регистр, быходы которого подключены к первым входам блока задержки, вторые входы которого соединены с выходами .сумматора по модулю два, выходы блока вычитани  Подключены к третьим ..входам блока задержки, отличающеес  тем, что, с целью повышени  верности контрол  путем обеспечени  возможности определени  позиции двойной ошибки и большей кратности, введены блок выделени  подмножеств Хемминга и блок определени  контрольных сумм, при этом выходы входного регистра подключены через блок вьоделени  подмножеств Хемминга ко входам сумматора по модулю два, выходы которого подключены через блок определени  контрольных сумм ко входам блока вычитани . Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР 488211, кл. G 01 F 11/12, 1974.
SU752193670A 1975-11-24 1975-11-24 Устройство дл контрол верности передачи цифровой информации SU656224A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU752193670A SU656224A1 (ru) 1975-11-24 1975-11-24 Устройство дл контрол верности передачи цифровой информации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU752193670A SU656224A1 (ru) 1975-11-24 1975-11-24 Устройство дл контрол верности передачи цифровой информации

Publications (1)

Publication Number Publication Date
SU656224A1 true SU656224A1 (ru) 1979-04-05

Family

ID=20638651

Family Applications (1)

Application Number Title Priority Date Filing Date
SU752193670A SU656224A1 (ru) 1975-11-24 1975-11-24 Устройство дл контрол верности передачи цифровой информации

Country Status (1)

Country Link
SU (1) SU656224A1 (ru)

Similar Documents

Publication Publication Date Title
EP0061345B1 (en) Processing circuits for operating on digital data words which are elements of a galois field
JP2019186939A (ja) グループ誤りを用いる誤り検出
SU656224A1 (ru) Устройство дл контрол верности передачи цифровой информации
US2808984A (en) Coding device
SU401994A1 (ru) УСТРОЙСТВО дл ОПРЕДЕЛЕНИЯ МИНОРАНТ ДВОИЧНЫХ КОДОВ
JPH03216026A (ja) 並列的に発生された循環冗長エラーチェックコードにアクセスする装置及び方法
SU860335A1 (ru) Устройство дл исправлени ошибок в дискретной информации
SU744529A1 (ru) Генератор псевдослучайных двоичных последовательностей
SU620972A1 (ru) Устройство сдвига влево на р разр дов дл ( ) кодов рида-маллера
RU1833865C (ru) N-разр дный параллельный сумматор
SU726527A1 (ru) Устройство дл сравнени чисел
SU623258A1 (ru) Устройство мажоритарного декодировани
SU742910A1 (ru) Генератор псевдослучайных двоичных последовательностей
SU866763A1 (ru) Устройство приема многократно передаваемых комбинаций
JPS5899028A (ja) 符号変換装置
SU370605A1 (ru) УСТРОЙСТВО дл ВЫЧИТАНИЯ
SU763896A1 (ru) Устройство дл сложени чисел в избыточной системе счислени
SU612246A1 (ru) Устройство дл делени
SU1349009A1 (ru) Декодирующее устройство
SU1453395A1 (ru) Генератор функций Хаара
RU1829030C (ru) Устройство дл накоплени чисел с плавающей зап той
SU1411742A1 (ru) Устройство дл сложени и вычитани чисел с плавающей зап той
SU423255A1 (ru) Устройство для исправления стираний
JP2591164B2 (ja) パリティ演算回路
SU849517A1 (ru) Устройство дл приема сообщений вСиСТЕМАХ пЕРЕдАчи иНфОРМАции C РЕшА-ющЕй ОбРАТНОй СВ зью