SU656072A1 - Устройство дл определени характеристик графа - Google Patents
Устройство дл определени характеристик графаInfo
- Publication number
- SU656072A1 SU656072A1 SU762423373A SU2423373A SU656072A1 SU 656072 A1 SU656072 A1 SU 656072A1 SU 762423373 A SU762423373 A SU 762423373A SU 2423373 A SU2423373 A SU 2423373A SU 656072 A1 SU656072 A1 SU 656072A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- keys
- inputs
- vertices
- vertex
- bus
- Prior art date
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
Description
i
Изобретение относитс к области вычислительной техники и может быть использовано дл исследовани надежности при проектировании и эксплуатации структур систем автоматического управлени .
Известно устройство дл исследовани веро тностных графов l , содержащее генератор импульсов, управл емые ключи, элементы И, элементы ИЛИ.
Возможности этого устройства ограничены, поскольку характеристики св зности графа могут быть получены только дл фиксированного чила вершин.
Наиболее близким техническим решением к изобретению вл етс устройство дл определени характеристик графа 2, содержащее блок отображени графа, триггеры вершин, единичные выходы которых подключены к первым входам ключей вершин, нулевые выходы триггеров вершин соединены с первыми входами элементов ИЛИ, выходы которых подключены к соответствующим входам элемента И, выход которого соединен с одним входом ключа съема результата, другой вход которого подключен к
шине опроса результата, триггеры ребер, выходы которых соединены со входами ключей ребер, выходы ключей ребер и вершин подключены к соответствующим входам блока отображени графа, группу к.пючей и группу последовательно соединенных ключей, при этом первые входы соответствующих ключей обеих групп объединены, вторые входы группы последовательно соединенных ключей подключены к нулевьгм выходам триггеров вершин, вторые входы группы ключей соединены с единичными выходами триггеров вершин, выходы группы ключей подключены ко вторым входам к.пючей вершин, вторым входам элементов ИЛИ и выходам блока отображени графа.
Недостатком указанного устройства вл етс то, что характеристики св зности графа определ ютс без учета числа элементов в замыкающих множествах и без учета распределени замыкающих множеств.
Целью изобретени вл етс расширение области применени устройства за -счёт определени распределени замыкгиощих множеств в графе. Указанна цель достигаетс тем, что в устройство введены счетчик вершин, счетчик ребер, дешифратор строки, счетчики чисел, дешифратор столбца и матричный запоминающий блок, первый вход которого через дешифратор строки подключен к выход счетчика вершин, второй вход матрич ного запоминающего блока через дешифратор столбца соединен с выходом счетчика ребер, третий вход матричного запоминающего блока соединен с выходом ключа съема результ та, выходы матричного запоминающего блока подключены ко входам счетчиков чисел, входы счетчиков вершин соединены с единичными выходами соответствующих триггеров вершин, входы счетчиков ребер подключены к выходам соответствующих триггеров ребер. Функциональна схема предлагаемого устройства изображена на чертеже . Устройство содержит шину 1 проверки проводимости, шины 2, 22 установки триггеров в нулевое положение , шины 3 результатов розыгрыша вершин, шины 4 результатов розыг рыша ребер, шину 5 сигнала отсутстви вершин в данном розыгрыше, элементы ИЛИ ,шину 7 съема результата, элемент И 8, шину 9 опр са результата, группу последователь но соединенных ключей 10 - lOj , группу ключей И - Ни триггеры 12 вершин, ключи 13 - 13„ вершин , триггеры 14 - 14jj ребер, ключи , ребер, ключ съема результат 16, блок отображени графа 17, счет чики вершин 18, счетчик ребер 19, дешифратор строки 20, дешифратор столбца 21, матричный запоминающий блок 22, счетчики чисел 23 -23 fj,,, шину записи 24 записи чисел .Шина24 записи чисел подсоединена к соответ ствующему входу матричного запомина щего блока 22. Устройство работает следующим образом. С помощью блока 17 ключи вершин 13 и ребер 15.- 15 соедин ютс между собой в соответствии с топологией графа. Далее устройство работает по тактам t , t, t ,,t, t В такте t по шине 24 поступают сигналы, которые записывают в матри ный запоминающий блок 22 веро тност возможных исходов розыгрыша вершин и ребер. В такте tj поступают сигналы по ш нам 2 , 2„, которые устанавливают в нулевое положение триггеры 14 и очищают счетчики 18, 19. В такте t по шинам 3 поступают результаты розыгрыша состо ний вершин , а по шинам 4 -результаты розыгрыша состо ний ребер. Соответствующие триггеры i2,f 14 устанавливаютс в состо ние i и подают сигналы на входы соответствующих ключей 13 и которые, срабатыва подготавливают цепи прохождени сигнала проверки проводимости через все св зные вершины . Единичные сигналы с триггеров вершин и ребер подсчитываютс счетчиками 18 и 19, с выходов которых сигналы поступают соответственно на входы дешифраторов 20 и 21. Дешифраторы 20 и 21 выбирают в матричном запоминающем блоке 22 число, соответствующее веро тности по влени данного исхода розыгрыша вершин и ребер. В такте -t по шине 1 подаетс сигнал проверки проводимости, который поступает на ключи 10 f, и . Если перва вершина присутствует в розыгрыше, то триггер 12 находитс в состо нии 1 и открывает ключ 11, через который сигнал проверки проводимости поступает на второй управл ющий вход ключа 13 . В противном случае нулевьам входом триггера 12 открываетс ключ 10 и сигнал проверки проводимости поступает на ключи 10 и 112И так до тех пор, пока не будет обнаружена присутствующа вершина. Если сигнал проверки проводимости пройдет все ключи и не обнаружит ни одной присутствующей вершины, то сигнал об. этом поступает по шине 5, и устройство переходит к следующему испытанию. Сигнал проверки проводимости поступает на второй вход того ключа 13), который обнаружен с помощью ключей 10 f и 11ц, далее этот сигнал поступает через блок 17 на вторые входы все св занных ключей 13 - 13 и через элементы ИЛИ 6 - б на входы элемента И 8. Если из присутствующих вершин хот бы одна не св зана с остальными, то на входе cxeNM И, соответствующем этой вершине сигнала не будет. В случае св зности всех присутствующих вершин сработает элемент И 8, так как на остальные его входы поступает сигнал с нулевых выходов триггеров вершин, отсутствующих в розыгрыше. Элемент И 8, сработав, открывает ключ съема результата 16. В такте ts по шине 9 поступает сигнал опроса результата испытани на ключ съема результата 16. Если все присутствующие вершины св заны сигнал опроса результата проходит через ключ 16 на вход считывани матричного запоминающего блока и по шине 7. По этому сигналу в матричном запоминающем блоке происходит считывание числа, соответствующего веро тности по влени данного исхода розыгрыша вершин и ребер , и запись его в соответствующий
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762423373A SU656072A1 (ru) | 1976-11-22 | 1976-11-22 | Устройство дл определени характеристик графа |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762423373A SU656072A1 (ru) | 1976-11-22 | 1976-11-22 | Устройство дл определени характеристик графа |
Publications (1)
Publication Number | Publication Date |
---|---|
SU656072A1 true SU656072A1 (ru) | 1979-04-05 |
Family
ID=20684076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762423373A SU656072A1 (ru) | 1976-11-22 | 1976-11-22 | Устройство дл определени характеристик графа |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU656072A1 (ru) |
-
1976
- 1976-11-22 SU SU762423373A patent/SU656072A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1512713A (en) | Data processing system | |
SU656072A1 (ru) | Устройство дл определени характеристик графа | |
JPS584367B2 (ja) | キ−ボ−ド入力装置 | |
KR0159103B1 (ko) | 다비트 일치회로 | |
SU634291A1 (ru) | Устройство дл контрол электрического монтажа | |
SU903983A1 (ru) | Ассоциативна запоминающа матрица | |
SU576609A1 (ru) | Ассоциативное запоминающее устройство | |
SU760188A1 (ru) | АССОЦИАТИВНАЯ МАТРИЦА ПАМЯТИ . ' ...V . 1 ι | |
SU651416A1 (ru) | Ассоциативное запоминающее устройство | |
SU362291A1 (ru) | УСТРОЙСТВО дл МОДЕЛИРОВАНИЯ ОДНОРОДНЫХ КОНЕЧНЫХ ЦЕПЕЙ МАРКОВА | |
SU424233A1 (ru) | Ассоциативное запоминающее устройство | |
SU1608633A1 (ru) | Устройство дл сопр жени ЭВМ с дискретными датчиками | |
SU684620A1 (ru) | Запоминающее устройство с автономным контролем | |
SU367460A1 (ru) | Оперативное запоминающее устройство | |
SU1080161A1 (ru) | Устройство дл считывани информации с перфоносител | |
SU470862A1 (ru) | Ассоциативное запоминающее устройство | |
SU1410053A1 (ru) | Устройство дл асинхронной ассоциативной загрузки многопроцессорной вычислительной системы | |
SU1270799A1 (ru) | Устройство дл контрол блоков пам ти | |
SU1095225A1 (ru) | Устройство дл отображени информации | |
SU1437920A1 (ru) | Ассоциативное запоминающее устройство | |
JP2717577B2 (ja) | セクタマーク検出装置 | |
SU907582A1 (ru) | Ассоциативное запоминающее устройство | |
SU1167660A1 (ru) | Устройство дл контрол пам ти | |
SU1401593A2 (ru) | Сенсорный переключатель | |
SU732924A1 (ru) | Устройство дл идентификации носителей информации |