Claims (2)
Изобретение относитс к области дискретной техники, в частности к системам обработки радионавигационной информации, представленной в число-импульсной форме, и может быть использовано дл получени временных интервалов, пропорциональных числу импульсов в серии непрерывной последовательности серий. Известны устройства, содержащие счетный триггер, ждущие мультивибраторы, логическое обрамление, в котором временной интервал формируетс одновременно с приходом серии импульсов 1. Существенными недостатками таких устройств вл ютс невысока точность преобразовани и незначительный диапазон из.менени частоты импульсов в серии, что обусловлено фиксированной длительностью импульсов , формируемых ждущими мультивибраторами . Известны также аналогичные устройства, содержащие счетчик и элементы преобразовани числа, поступивщего в счетчик, во временной интервал, в которых временной интервал формируетс По окончании серии импульсов 2. Недостатком таких устройств также вл етс невысокое быстродействие и ограниченный диапазон изменени числа импульсов в серии. Невысокое быстродействие обусловлено тем, что временной интервал формируетс последовате.:1ьно во времени относительно серии импульсов, т. е. после ее прихода и записи в счетчик опорного числа. Огра Н1ченна емкость этого счетчика не позвол ет измен ть в HJHpOKHX пределах число и.мпул1)Сов в серии. Цель изобретени - повышение быстродействи устройства и расщирение входного динамического диапазона. Это достигаетс тем, что в предложенное устройство, содержащее счетчики опорного и текущих чисел и схему сравнени , введены сдвиговый регистр, состо щий из двух чеек, две схемы И, схема ЗАНРЕТ и счетный триггер . Вход устройства соединен со входо.м схемы 3.4ПРЕТ и тактирующим входом сдвигового регистра, вход сброса которого подключен к выходу схемы совпадени , а Q выход первой чейки соединен со входом сброса счетчика опорного числа и с первым входом первой схемы И, подключенной своим выходом ко входу счетчика опорного числа , вторым входом к Q-выходу второй чейки сдЕ.тигового регистра,а третьим входом --к шине тактовых импульсов, к тактирующему входу счетного триггера и ко второму входу второй схемы И, соединенной своим выходом со входом счетчика текущего числа, вторым входом - с выходом счетного триггера , а третьим входом с Q-выходом второй чейки сдвигового регистра и с уиравл юИлим входом схемы ЗАПРЕТ, выход которой подключен квходу сброса счетчика текущего числа. Быстродействие устройства .повыщаетс в св зи с тем, что формирование выходного импульса происходит одновременно с приходом серии импульсов. Увеличение числа импульсов в серии не ограничиваетс емкостью счетчика опорного числа, так как этот счетчик не предназначен дл записи серии импульсов, а число разр дов в нем определ етс лищь точностью преобразовани числа импульсов во временной интервал. На фиг. I представлена схема предложенного устройства; на фиг. 2 - временные диаграммы, по сн юнхие его работу. Устройство содержит сдвиговый регистр 1, состо щий из двух чеек, первую схему И 2, счетчик 3 опорного числа, счетчик 4 текущего числа, схему сравнени 5, вторую схему И 6, схему ЗАПРЕТ 7, счетный триггер 8, Q-выход 9 первой чейки сдвигового регистра 1, Q-выход 10 второй чейки сдвигового регистра 1, выход 1 счетного триггера 8, выход 12 первой схемы И 2, выход 13 второй схемы И 6, выход 14 схемы ЗАПРЕТ 7, выход 15 схемы сравнени 5, шину источника серий имнульсов (вход), щину генератора тактовых импульсов (ГТИ). Устройство работает следующим обраПри включении питани и подаче тактирующих сигналов ГТИ устройство самоустанавливаетс в исходное состо ние, т. е. на Q-выходах обоих чеек сдвигового регистра по вл етс потенциал логического «О, в нулевое состо ние приход т счетчики текущего и опорного числа. Первым импульсом из серии устанавливаетс в единичное состо ние перва чейка сдвигового регистра 1 (момент t,) и открывает первую схему И 2, через которую на вход счетчика 3 опорного числа начинают поступать импульсы высокой частоты от генератора тактовых импульсов. Вторым импульсом из серии устанавливаетс в единичное состо ние втора чейка сдвигового регистра 1 (12) и поступление импульсов на вход счетчика опорного числа 3 нрекрангаетс , так как перва схема И 2 сигналом с Qвыхода второй чейки закрываетс . Число импульсов ГТИ, поступившее на вход счетчика опорного числа 3, пропорционально периоду следовани импульсов в серии. При этом, начина с момента прихода второго и.мпульса в серии, импульсы частотой, равной половине тактовой частоты, поступают через вторую схему И 6. Таким образом, если бы на этом закончилась сери импульсов, содержимое обоих счетчиков сравн лось через два периода следовани импульсов в серии. Дальнейщее поступление .импульсов в серии, не приводит к изменению состо ни чеек сдвигового регистра 1. Каждый следующий импульс в серии , начина с третьего, устанавливает в нулевое состо ние счетчик текущего числа 4 через открытую сигналом логической «1 с Q-выхода 10 второй чейки сдвигового регистра 1 схему ЗАПРЕТ 7. Содержимое в счетчике 4 текущего числа после этого (момент 1з, i, is) вновь начинает увеличиватьс при поступлении через открытую вторую схему И 6 импульсов, следующих с частотой, равной половине частоты ГТИ. По окончании серии импульсов через два периода следовани импульсов в серии содержимое числа в счетчике текущего числа 4 сравниваетс с числом в счетчике 3 опорного числа. Схема совпадени 5 при этом вырабатывает короткий имлульс (te), устанавливающий сдвиговый регистр 1 в состо ние «О по входу сброса. Обе схемы И 2 и 6 закрываютс сигналами с Q-выходов 9 и 10 чеек сдвигового регистра 1. Счетчик опорного числа 3 устанавливаетс в состо ние «О сигналом логического «О с Q-выхода 9 первой чейки сдвигового регистра 1, а счетчик текущего числа 4 устанавливаетс в состо ние «О сигналом логического «О с Q-выхода 10 второй чейки сдвигового регистра 1 через схе.му ЗАПРЕТ 7. По окончании серии импульсов устройство вновь приходит в исходное состо ние и готово к приходу следуюнхей серии. На выходе 10 второй чейки сдвигового регистра 1 формируетс сигнал, длительность которого пропорциональна числу импульсов в серии, а на выходе 12 первой схемы И 2 по вл етс сери импульсов, число импульсов в которой пропорционально периоду следовани импульсов во входной серии. Емкость счетчика опорного числа Кеч определ етс по формуле Кеч f где f гти - частота генератора тактовых импульсов, мин.Ех -минимальна частота следовани импульсов в серии. Абсолютна ошибка преобразовани ДТ числа импульсов в серии во временной интервал не превышает 0,5Дгги, что при высокой частоте ГТИ значительно меньще подобной ошибки в известных устройствах . Измен частоту генератора тактовых импульсов, можно добитьс любой требуемой точности преобразовани . Устройство может преобразовывать серии импульсов сколь угодно большой длины. Формула изобретени Устройство дл преобразовани серий импульсов во временные интервалы, содержащее счетчики опорного и текущего чисел, 5 выходы которых соединены со входами схемы совпадени , отличающеес тем, что, с целью повышени быстродействи и расширени входного динамического диапазона, в него введены сдвиговый регистр, состо щий из двух чеек, две схемы И, схемы ЗА- 1° ПРЕТ и счетный триггер, .при этом вход устройства соединен со входом схемы ЗАПРЕТ и тактирующим входом сдвигового регистра, вход сброса которого подключен к выходу схемы совпадени , а Q-выход пер- 15 вой чейки соединен со входом сброса счетчика опорного числа и с первым входом первой схемы И, подключенной своим выходом 6537 2 ко входу счетчика опорного числа, вторым входом к Q-выходу второй чейки сдвигового регистра, а третьим входом - к тактовых импульсов, к тактирующему вхоДУ счетного триггера и ко второму входу схемы И, соединенной своим выходом со входом счетчика текущего числа, вторым входом - с выходом счетного триггера, а третьим входом с Q-выходом второй чейки сдвигового регистра и с управл ющим входом схемы ЗАПРЕТ, выход которой подключен к входу сброса счетчика текущего числа . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство № 457173. кл. Н 03 К 5/00, 1974. The invention relates to the field of discrete technology, in particular, to systems for processing radionavigation information presented in a pulse number form, and can be used to obtain time intervals proportional to the number of pulses in a series of a continuous series of series. Devices are known that contain a counting trigger, standby multivibrators, logical framing, in which the time interval is formed simultaneously with the arrival of a series of pulses 1. Significant drawbacks of such devices are low conversion accuracy and a small range of variations in the frequency of pulses in a series due to a fixed pulse duration formed by waiting multivibrators. Similar devices are also known that contain a counter and elements for converting the number fed into the counter into a time interval in which the time interval is formed. At the end of a series of pulses 2. A disadvantage of such devices is also low speed and a limited range of changes in the number of pulses in a series. The low speed is due to the fact that the time interval is formed sequentially: 1but in time relative to the pulse train, i.e. after it arrives and writes to the counter of the reference number. Ogre The accumulative capacity of this counter does not allow the number of pulp1) Sov in the series to vary in the HJHPOKHX range. The purpose of the invention is to increase the speed of the device and to expand the input dynamic range. This is achieved by introducing a shift register consisting of two cells, two AND schemes, a ZANRET scheme, and a counting trigger into the proposed device containing counters of the reference and current numbers and the comparison circuit. The input of the device is connected to the input of the 3.4PRET circuit and the clock input of the shift register, the reset input of which is connected to the output of the coincidence circuit, and the Q output of the first cell is connected to the reset input of the reference number counter and the first input of the first I circuit connected to its input the counter of the reference number, the second input to the Q-output of the second cell of the cue register, and the third input to the clock bus, to the clock input of the counting trigger, and to the second input of the second circuit And connected to the input of the counter the current number, the second input - with the output of the counting trigger, and the third input with the Q-output of the second cell of the shift register and with the YI input of the BAN circuit, the output of which is connected to the reset input of the current number counter. The speed of the device is raised due to the fact that the formation of the output pulse occurs simultaneously with the arrival of a series of pulses. The increase in the number of pulses in a series is not limited by the capacity of the reference number counter, since this counter is not intended for recording a series of pulses, and the number of bits in it is determined only by the accuracy of converting the number of pulses into a time interval. FIG. I presents the scheme of the proposed device; in fig. 2 - time diagrams, according to his work. The device contains a shift register 1 consisting of two cells, the first circuit AND 2, the counter 3 of the reference number, the counter 4 of the current number, the comparison circuit 5, the second circuit AND 6, the ban 7, the counting trigger 8, the Q-output 9 of the first cell shift register 1, Q-output 10 of the second cell of the shift register 1, output 1 of the counting trigger 8, output 12 of the first circuit AND 2, output 13 of the second circuit AND 6, output 14 of the BAN circuit 7, output 15 of the comparison circuit 5, source bus of impulses (input), clock pulse generator bar (GTI). The device works as follows when the power is turned on and the GTI clock signals are fed into the initial state, i.e., the Q-outputs of both cells of the shift register show the potential of the logical "O, the current and reference number counters arrive at the zero state. With the first pulse from the series, the first cell of the shift register 1 is set to one (moment t,) and opens the first AND 2 circuit, through which high-frequency pulses from the clock generator start to flow to the input of counter 3 of the reference number. The second pulse from the series sets the second cell of the shift register 1 (12) to one state and the arrival of pulses to the input of the counter of the reference number 3 is canceled, since the first AND 2 circuit from the Q output of the second cell closes. The number of GTI pulses received at the input of the counter of the reference number 3 is proportional to the period of the pulses in the series. At the same time, starting from the moment of arrival of the second impulse in the series, the pulses with a frequency equal to half the clock frequency come through the second AND 6 circuit. Thus, if this were the end of the impulse series, the contents of both counters compared in two pulse following periods in the series. Further receipt of pulses in the series does not change the state of the cells of the shift register 1. Each next pulse in the series, starting from the third, sets the current number 4 to the zero state through a signal opened by the logical 1 from the Q output 10 of the second cell the shift register 1 is the banned circuit 7. The content in the counter 4 of the current number after that (time 1h, i, is) begins to increase again when it receives 6 second pulses through the open second circuit, following a frequency equal to half the GTI frequency. At the end of a series of pulses, after two periods of the pulses in the series, the contents of the number in the counter of the current number 4 are compared with the number in the counter 3 of the reference number. The coincidence circuit 5 in this case produces a short impulse (te), setting the shift register 1 to the state "O on the reset input." Both schemes 2 and 6 are closed with signals from Q-outputs 9 and 10 cells of shift register 1. The counter of reference number 3 is set to “O with a logic signal” O from Q-output 9 of the first cell of shift register 1, and the counter of the current number 4 It is set to the state “About the logical signal” “About” from the Q-output 10 of the second cell of the shift register 1 through the scheme PROHIBIT 7. At the end of the series of pulses, the device comes back to its original state and is ready for the next series. At the output 10 of the second cell of the shift register 1, a signal is formed whose duration is proportional to the number of pulses in the series, and at the output 12 of the first circuit I 2 there appears a series of pulses whose number of pulses is proportional to the period of the pulses in the input series. The capacitance of the counter Kech number is determined by the Kech formula f where f gti is the frequency of the clock generator, min. Ex is the minimum pulse frequency in the series. The absolute error in converting the DT of the number of pulses in a series into a time interval does not exceed 0.5 Dggy, which, at a high GTI frequency, is much less than a similar error in known devices. By varying the frequency of the clock generator, any desired conversion accuracy can be achieved. The device can convert a series of pulses of arbitrarily long length. An apparatus for converting a series of pulses into time intervals, comprising counters of the reference and current numbers, 5 outputs of which are connected to the inputs of a coincidence circuit, characterized in that, in order to increase speed and expand the input dynamic range, a shift register is entered in it of two cells, two schemes AND, schemes FOR- 1 ° PRET and a counting trigger, while the device input is connected to the input of the BAN scheme and the clock input of the shift register, the reset input of which is connected to the output the matching of the matching circuit, and the Q-output of the first cell is connected to the reset input of the counter of the reference number and the first input of the first circuit I, connected by its output 6537 2 to the input of the counter of the reference number, the second input to the Q output of the second cell of the shift register, and the third input - to the clock pulses, to the clocking input of the counting trigger and to the second input of the AND circuit, connected by its output to the input of the current number counter, the second input - to the output of the counting trigger, and the third input to the Q-output of the second shift register register and control conductive inverted input circuit, the output of which is connected to the reset input counter current number. Sources of information taken into account in the examination 1.Certificate of certificate number 457173. kl. H 03 K 5/00, 1974.
2.За вка ФРГ Лг 2162486, кл. 21 а 1-36/02, 1974.2. For Germany FR Lg 2162486, cl. 21 a 1-36 / 02, 1974.