SU645162A1 - Веро тностный автомат - Google Patents
Веро тностный автоматInfo
- Publication number
- SU645162A1 SU645162A1 SU772455327A SU2455327A SU645162A1 SU 645162 A1 SU645162 A1 SU 645162A1 SU 772455327 A SU772455327 A SU 772455327A SU 2455327 A SU2455327 A SU 2455327A SU 645162 A1 SU645162 A1 SU 645162A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- elements
- output
- matrix
- outputs
- input
- Prior art date
Links
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Description
(54) ВЕРОЯТНОСТНЫЙ АВТОМАТ
Изобретение относитс к области вычислительной техники и может быть использовано дл моделировани сложных , стохастических процессов и систем, дл построени специализированных вычислительных устройств.
Известно устройство, предназначенное дл формировани цепей Маркова. Однако оно оказываетс чрезмерно сложным в настройке на заданную матрицу переходных веро тностей .
Наиболее близким техническим решением к данному изобретению вл етс веро тностный автомат 2, содержащий генератор пуассоновского потока импульсов, регистр сдвига, генератор тактовых импульсов , блок элементов И, выходы которого подключены к первым входам блока запоминающих логических элементов, состо щего из элементов ИЛИ и триггеров.
Недостатком известного веро тностного автомата вл етс сложность настройки на заданную матрицу переходных веро тностей . Эта сложность обусловлена тем, что заданна веро тность по влени Импульса на соответствующем выходе обеспечиваетс изменением времени стробировани ключа, соединенного с этим выходом, и заполнением этого временного промежутка случайными импульсами. Нри таком способе веро тности возбуждени выходов автомата вл ютс нелинейными функци ми длительностей стробирующих временных интервалов. Поэтому при каждой смене матрицы переходных веро тностей необходим трудоемкий предварительный расчет.
Кроме того, состо ни веро тностного автомата вл ютс нетактируемыми, т. е. сигнал на выходных шинах по вл етс в случайный момент времени и имеетс аппаратурна избыточность за счет использова-, ни счетчика, регистра сдвига, а также двух линеек запоминающих логических элементов .
Целью изобретени вл етс упрощение устройства, путем упрощени настройки на заданную матрицу переходных веро тностей и обеспечение опроса состо ний автомата в тактовые моменты времени.
Эта цель достигаетс тем, что автомат содержит элемент «запрет, вход которого соединен с выходом генератора пуассоновского потока импульсов, а выход - со входом регистра сдвига, матрицу логических элементов, каждый столбец которой состоит из п л-входовых элементов ИЛИ и п 2входовых элементов И, первый вход каждого из которых соединен с выходом одного из п-входовых элементов ИЛИ, а второй вход - с соответствующим выходом регистра сдвига, блок элементов ИЛИ, входы которого подключены к выходам элементов И соответствующего столбца матрицы логических элементов, а выходы соединены с нервыми входами блока элементов И, вторые входы которых соединены со вторым входом элемента «запрет и выходом генератора тактовых импульсов, выходы блока элементов И соединены с первым входом соответствующего триггера блока запоминающих логических элементов, выходы триггеров вл ютс выходами бло.ка и подключены к входам -входовых элементов ИЛИ матрицы логических элементов и к входам элементов ИЛИ данного блока, выход каждого элемента ИЛ,И блока запоминающих логических элементов подключен к второму Входу соответствующего триггера данного блока.
Сущность изобретени состоит в следующе .м. С помощью матрицы логических элементов выходы равноверо тностного (1,й)-полюсника объедин ютс , обеспечив { заданную веро тность возбуждени выходных щин устройства. Цепи обратной св зи, соедин ющие выходы устройства со входами tt-входовых элементов ИЛИ посредством контактов, обеспечивают формирование всех строк матрицы переходов заданого веро тностного автомата.
Смена матриц нереходов осуществл етс организацией соответствующих обратных св зей замыканием и размыканием контактов в матрице логических элементов.
Веро тности возбуждени выходов устройства вл ютс линейной функцией числа объедин емых выходов равноверо тностного (1, )-полюсника. Поэтому набор заданной матрицы веро тностей переходов осуществл етс очень просто без предварительных расчетов. При этом точность установки веро тности возбуждени любого выхода будет равна АР - ;у-, где п - число выходов веро тностного (1, )-полюсника .
Структурна схема устройства приведена на чертеже. Устройство состоит из генерйтора 1 пуассоНОвского потока импульсов, элемента «запрет 2, регистра 3 сдвига, матрицы 4 логических элементов, блока 5 элементов ИЛИ, генератора 6 тактовых импульсов , блока элементов И, блока 8 запоминающих логических элементов, кажда чейка которого состоит из элементов ИЛИ 1-8п и триггеров 9i-5„.
Соединенные последовательно генератор J, элемент «запрет 2 и регистр сдвига 3 образуют равноверо тностный (1, k)-noлюсник , первый выход которого соединен с первыми входами элементов И первой строки матрицы 4, второй выход - с первыми входами элементов И второй строки матрицы 4 и т. д. Второй вход каждого элемента И матрицы 4 соединен с соответствующим выходом элемента ИЛИ. Выходы всех элементов И каждого столбца матрицы 4 объединены соответствующим элементом ИЛИ блока 5. Выход каждого элемента ИЛИ блока 5 соединен с первым входом соответствующего элемента И блока 7, второй же вход каждого из этих элементов И и второй вход элемента «запрет 2 соединен с выходом генератора 6. Выход каждого элемента И блока 7 соединен с единичным входом соответствующего триггера блока 8. Второй вход каждого триггера соединен с выходом соответствующего элемента ИЛИ.
Выход первого триггера 9; через контакты соединен с первыми входами всех элементов ИЛИ матрицы 4нс первыми входами всех элементов ИЛИ 2-§„, кроме «своего элемента ИЛИ 8. Выход второго триггера Рг через контакть соединен со вторыми входами всех элементов ИЛИ матрицы 4 и со вторыми входами всех элементов ИЛИ 8i, , т. е. кроме своего элемента ИЛИ §2- Выходы остальных триггеров соединены в такой же последовательности . Выходы триггеров одновременно вл ютс выходами всего устройства.
Работает устройство следующим образом . Случайные импульсы с генератора 1 через элемент «запрет 2 поступают на вход (циклического) регистра сдвига 2, в одном из разр дов которого записана единица, а в остальных - нули. Интенсивность случайных импульсов выбираетс такой, чтобы записанна единица многократного «обегала регистр между моментами опроса его состо ний тактовыми импульсами. При таком условии единица будет находитьс в момент опроса на любом из выходов регистра (3 с равной веро тностью. В зависимости от заданной матрицы переходных веро тностей организуютс соответствующие св зи триггеров со входами матрицы 4 замыканием определенных контактов. Элемент «заЦрет 2 необходим дл перекрыти выхода генератора / на врем опроса состо ний автомата.
Дл простоты положим, что веро тностный автомат имеет тр.и состо ни и необходимо формировать матрицу переходных веро тностей вида
О 1/3 2/3 2/3 О 1/3
Р 1/3 1/3 1/3
В этом случае соединение выходов триггеров будет такое, как показано на чертеже. Если, например, в некоторый момент опроса тактовым импульсом единица пройдет на триггер 92, то она пройдет через элементы ИЛИ 8i и ИЛИ 8п (в данном случае ИЛИ 5з) на вторые входы соседних триггеров и они окажутс в нулевом состо нии. Таким образом, автомат будет находитьс во втором состо нии. Св зь выхода тоиггеп .9г,
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772455327A SU645162A1 (ru) | 1977-02-22 | 1977-02-22 | Веро тностный автомат |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772455327A SU645162A1 (ru) | 1977-02-22 | 1977-02-22 | Веро тностный автомат |
Publications (1)
Publication Number | Publication Date |
---|---|
SU645162A1 true SU645162A1 (ru) | 1979-01-30 |
Family
ID=20696622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772455327A SU645162A1 (ru) | 1977-02-22 | 1977-02-22 | Веро тностный автомат |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU645162A1 (ru) |
-
1977
- 1977-02-22 SU SU772455327A patent/SU645162A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU645162A1 (ru) | Веро тностный автомат | |
US3787669A (en) | Test pattern generator | |
SU734701A1 (ru) | Автономный веро тностный автомат | |
SU1015381A1 (ru) | Генератор случайного процесса | |
SU888115A1 (ru) | Датчик случайных чисел | |
US3764919A (en) | An n-ary of flip-flop cells interconnected by rows of logic gates | |
SU1120350A1 (ru) | Веро тностное множительное устройство | |
SU1007104A1 (ru) | Датчик случайных чисел | |
SU468251A1 (ru) | Устройство дл моделировани потока ошибок в дискретных каналах св зи | |
SU527012A1 (ru) | Устройство дл формировани сдвинутых копий псевдослучайного сигнала | |
SU1376097A1 (ru) | Устройство дл моделировани сетевых графов | |
SU640344A1 (ru) | Генератор псевдослучайных последовательностей импульсов | |
SU690470A1 (ru) | Веро тностный распределитель импульсов | |
SU437061A1 (ru) | Генератор цепеей маркова | |
SU767743A1 (ru) | Генератор псевдослучайных кодов | |
SU1377853A1 (ru) | Генератор случайного полумарковского процесса | |
SU1173402A1 (ru) | Генератор чисел | |
SU496572A1 (ru) | Устройство дл моделировани нейронной сети | |
SU752768A1 (ru) | Генератор псевдослучайных последовательностей импульсов | |
SU638995A1 (ru) | Управл емый веро тностный преобразователь | |
SU922869A1 (ru) | Регистр сдвигаi | |
SU1191904A1 (ru) | Цифровой генератор периодических сигналов | |
SU746478A1 (ru) | Генератор -ичного перестановочного кода | |
SU1027724A1 (ru) | Генератор случайных событий | |
SU785866A1 (ru) | Устройство дл сравнени чисел |