(54) УСТРОЙСТВО ДЛЯ ПОЭЛЕМЕНТНОГО ФАЗИРОВАНИЯ ПРИЕМНИКОВ ДИСКРЕТНОЙ ИНФОРМАЦИИ Ероме триггера старшего разр да, под|СЛ19чевы к соответствующим входам перисто элемента И, выход которого подкшочее к оцаому из входов второго элемента И, входной блок, первый и триггеры и третий элемент И, при этом выход эадак цего генератора подключен к C4ettJOMy входу первого триггера, нудевой шйход которого подключен к раэрешакмдему входу триггера ктадшего разр да делител частоты, а едаиичный выход - к соответствующему входу триг гера второго разр да делител частоты через третий элемент И, к другому входу которого и к нулевым входам второvo триггера подключен единичный выход триггера старшего разрада дедштел частоты, прЕгчем единичный вход второго триггера соединен с выходом вход ного блока, а единичный выход - с соотйетсХвующим входом первого тригге ра через второй элемент И, парафазные выходы триггера старшего разр да делител частоты вл ютс выходами усо ройства, введены п ть дсиолни тельных элементов И и переключатель, при этом выход первого дополнительного элемент И через второй дополнительный элемент И пo щлючeн к единичному входу триггера старшего разр да делител частотам и к нулевым входам триггеров других разр дов делител частоты, а вгыход третьего дополнительного аЛемента И через четвертый и п тый доно нйтельные элементы И подключен к первому к второму дополнительным входам первого триггера соответственно, причем к одному из входов первого и третьего дополнительных элементов И через переключатель поданы со ответе твующие единичный и нулевой потенциалы к другим входам подключены выходы триггеров соответствующих разр дов делител частоты, а к двум другим входам второго и четвертого дополнительных элементов И подключены нулевые выходы триггера старшего разр да делител частоте : и второго триггера соответственно, единичные выходы которых подключены к двум другим входам п того дополнительного элемен та И соответственно выход которого нодключен к дополнительному входу третьего элемента И, На чертеже приведена структурна электрическа схема устройства. Устройство дл поэлементного фазировани приемников дискретной информа НИИ содержит последовательно соединенные задшоший генератор 1 и делитель 2 частоты, выполненный в виде после™ д(да тельно соединенных триггеров - 3- |Э , парафазные выходы которых , кроме триггера 3-П старшего раз-р да , подключены к соответствукшим входам первого элемента И 4, выход которого подключен к одному из входов второго элемента И 5, входной блок б, первый 7 и второй 8 триггеры и третий элемент И 9, при этом выход задающего генератора 1 подключен к счеТному входу первого триггера 7, нулевой выход которого подключен к разрешающему входу триггера 3-1 младшего разр да делител 2 частоты, а единичный выход - к соответствующему входу триг« гера 3-2 второго разр да делител 2 через третий элемент И 9, к другому входу которого и к нулевым входам второго триггера 8 подключен единичный выход триггера З-п старшего разр да делител 2, причем единичный вход второго триггера 8 соединен с выходом входного блока 6, а единичный выход с соответствующим входом первого триггера 7 через второй элемент И 5, Устройство содержит также п ть дополнительных элементов И10 - И 14 переключатель 15, при этом выход первого дополнительного элемента И 10 через второй дополнительный элемент И 11 подключен к единичному входу триггера старшего разр да З-П делител частоты 2 и к нулевым входам триггеров 3-1, 3-2 других разр дов делител частоты 2, а выход третьего дополнительного элемента И 12 через четвертый и п тый дополнительные элементы И 13 и И 14 подключен к первому и второму дополнительным входам первого триггера 7 соответственно, причем к одному из входов первого и третьего дополнительных элементов IИ 10, И 12 через переключатель 15 поданы соответствующие единичный и нулевой потенциалы, а к другим входам подключены выходы триггеров 3-1 3-Г ) соответствующих разр дов делител 2, к двум другим входам второго и четвертого дополнительных элементов И 11, И 13 подключены нулевые выходы триггера 3- г старшего разр да делител 2 и второго триггера 8 соответственно , единичные выходы которых подключены к двум другим входам п того дополнительного элемента И 14 соответственно , выход которого подключен к дополнительному входу третьего элемента И 9. Устройство работает следующим образом . При подаче на общий конуакт переключател 15 потенциала логического О элементы И 1О и И 12 оказьшают с запрещенными и, в свою очередь, выходными сигналами запрещают работ элементов И 11- И 14. При отсутстви входного сигнала на единичном входе триггера 8 последний сигналом с выхо да триггера старшего разр да 3-jfi де лител 2 частоП) сбрасываетс в состо ние О и элемент И 5 в этом состо нии запрещаетс . Таким образом исключаетс воздействие управл ющих сигналов на триггеры 3-1 - 3- п де лител 2 и последний работает в режиьле делени частоты на г Если на единичный вход триггера 8 поступает сигнал в зоне опережени , то в момент, когда состо ние делител 2 становитс равным1|/21- 1 (например дл Tl , «Л / 2- ), срабатывает элемент И 4 и через элемент И 5 потенциал логической поступает на вход разрешени записи 1 в триггер 7. Очередным импульсом триг гера 7 устанавливаетс в состо ние , триггеры 3-1 - 3-п делител 2 устанавливаютс в состо ние О, триг гер старшего разр да 3- п делител 2 частоты переходит в состо ние О, и по цепи: единичный выход триггера 3- fl элемент И 9 записьтаетс еди ница в триггер 3-2 делител 2 по зна- нашему моменту сигнала триггера 3- П Последующий импульс с выхоа задающего генератора 1 не воспринимаетс делителем 2, так как соответствующие входы триггера 3-1 запрещены сигналом с нулевого выхода триггера 7, но , сбрасывает триггер 7 в состо ниеО Если же триггер 8 устанавливаетс в Состо ние в зоне отставани , то устройство работает аналогичным образом , однако импульс записи единицы в триггер 3-2 делител 2 не формируетс , так как логический элемент И 9 оказываетс запрещенным в зоне опережени до прихода импульса, определ ющего величину рассогласовани в этой зоне. В итоге получаетс не добавление одного импульса, как в зоне опережени , а запрещение одного импульса независима от величины рассог- 34 ласовани фаз входного и формируемого сигналов. При установке переключател 15 в состо ние, когда на его общем контакте будет потенциал логической If, эл&менты И 1О и И 12 включены и работают допсданительно элементь И 11 И 14, причем вышеописанные режимы работы сохран ютс . При отсутствии входного сигнала элементы И 5 и И 14 запрещены сигналом логического О с единичного выхода триггера 8; элемент И 13 разрешен сигналом с нулевого выхода этого же триггера 8. В зоне опаздывани сигнал с выхода элемента И 12, определ ющий единичные состо ни k первых, начина , с младшего, триггеров 3-1 и 3-2 делител 2 частоты, через элемент И 13 проходит на вход разрешени записи 1 в триггер 7, Очередной импульс сбрасывает первые К триггеров трип (3-1 и 3-2} в состо ние U, а триггер 7 в состо ние . Последующий импульс с вь1хода задающего генератора 1 не воздействует на делитель 2- и сбрасывает в О триггер 7. Таким образом происходит запрещение каждого 2+1 импульса до тех пор, пока в зоде опаздывани задак дий генератор 1 не выдаст количество импульсов, равное )1;/(где 11 - коа{4)ициент делени де-г лител 2 частоты), причем в этом случае делитель 2 зафиксирует строго определенное количество импульсов, мен1 ше1Т/2 . Элемент И 10 - дешифратор этого состо ни . Сигнал с выхода элемента И Ю при отсутствии входного сигнала в зоне опаздывани сбрасывает триггер 3- t делител 2 в состо ние , а все другие триггеры делител 2 - в состо ние О, снима тем самым ненужную коррекцию в этой зоне. В случае, если входной сигнал попадает в зону опаздывани , триггер 8 устанавливаетс в состо ние 1 и элемент И 11запрещаетс , одновременно разрешаетс элемент И 5 и на границе зоны опаздывани происходит запрещение одного импульса, обусловленное срабатьшшшем элемента И 4, как объ сн лось ранее. Таким образом , количество запрешенных по входу импульсов пропорционально рассогласованию в зоне опаздывани . В зоне опережени элементы И 5, И 13 и И 14 запрещены до прихода