SU1083356A1 - Цифровой частотный дискриминатор - Google Patents

Цифровой частотный дискриминатор Download PDF

Info

Publication number
SU1083356A1
SU1083356A1 SU823494283A SU3494283A SU1083356A1 SU 1083356 A1 SU1083356 A1 SU 1083356A1 SU 823494283 A SU823494283 A SU 823494283A SU 3494283 A SU3494283 A SU 3494283A SU 1083356 A1 SU1083356 A1 SU 1083356A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
channels
trigger
inputs
Prior art date
Application number
SU823494283A
Other languages
English (en)
Inventor
Анатолий Павлович Шевченко
Виктор Михайлович Панов
Юрий Александрович Юренко
Павел Владимирович Сахон
Original Assignee
Предприятие П/Я М-5156
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5156 filed Critical Предприятие П/Я М-5156
Priority to SU823494283A priority Critical patent/SU1083356A1/ru
Application granted granted Critical
Publication of SU1083356A1 publication Critical patent/SU1083356A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

ЦИФРОВОЙ ЧАСТОТНЫЙ ДИСКРИМИНАТОР , содержащий N идентичных Лавалов , где N- число сравниваемых частот, каждый из которых включает триггер, первый элемент ИЛИ, счётчик импульсов, вход которого подключен к соответствующей входной шине, выход - к собственному входу запрета, и элемент И, первый вход которого подключен к входу счетчика импульсов, второй вход - к выходу счетчика импульсов, выход - к S-входу триггера , выход которого подключен к со-г ответствующей выходной шине, и.N-вxoдовый элемент ШШ, каждый из входов которого соединен с выходами элементов И одного из каналов, при этом выход элемента И калвдого канала через соответствующие первые элементы ИЛИ других каналов подключен к R-входу триггеров этих каналов, а R-входы всех счетчиков импульсов объединены, отличающийс  тем, что, с целью вьзделени  средней из трех сравниваемых частот, в него введен дополнительный триггер, R-вход которого подключен к шине импульсов сброса, S -вход - к выходу М-входового элемента ИЛИ, выход - к R-входам (Л счетчиков импульсов, а в каждый канал введен второй элемент ШШ, выход которого соединен с третьим входом элемента И данного канала, а входы - с выходами счетчиков импульсов других каналов., СХ) со Од сл 9д

Description

Изобретение относитс  к импульс-ной технике и может быть использова но дл  управлени  процессом выбора сигнала средней частоты из трех вхо ных, поступающих от датчиков с частотно-зависимой выходной зарактерис тикой. Известно устройство дл  сравнени трех частот, содержащее три блока синхронизации, три триггера, генера тор импульсов, элемент И-НЕ и инвертор fl J. Недостатком данного устройства   л етс  невозможность его использова ни  дл  вьщелени  средней частоты из трех входных без перекоммутации св зей между составл ющими его элементами . Наиболее близким по технической сущности к предлагаемому  вл етс  цифровой частотный дискриминатор, содержапщй два идентичных канала, каждый из которых включает триггер, счетчик импульсов, элемент И и элемент ЗАПРЕТ, выход которого подключен к счетному входу счетчика импуль сов, пр мой вход - к соответствукицей входной шине и первому входу, элемента И, инверсный вход - к выходу счетчика импульсов и второму входу элемента И, выход которого соединен с ,S -входом триггера, пр мой выход ко торого подключен к соответствующей выходной шине, при этом выходы счетчиков импульсов обоих каналов через первый элемент ИЛИ соединены с собственными R-входами и выходом запуска одновибратора, выходы элементов И обоих каналов через второй элемент И . соединены с R-входом одновибратора выход которого подключен к первому R-входу триггера в каждом канале, второй,R-вход триггера в каждом канале соединен с выходом элемента И другого канала, а инверсные выходы триггеров в обоих каналах через дополнительный элемент И подключены к третьей выходной шине. Устройство позвол ет путем количественного наращивани  каналов выде 11 ть максимальную частоту из N входиых сигналов X 23 Однако известное устройство не позвол ет выдел ть среднюю частоту из трех входных сигналов., Цель изобретени  - вьщеление сред ней из трех сравниваемых частот. Поставленна  цель достигаетс  тем, что в цифровой частотный дискри минатор, содержащий N идентичных каналов, где N - число сравниваемых частот, каждый из которых включает триггер, первый элемент ИЛИ, счетчик импульсов, вход которого подключен к соответствующей входной шине, выход к собственному входу запрета, и элемент И, первый взод которого подключен к входу счетчика импульсов, второй вход - к выходу счетчика импуль;сов , выход - к 5-входу триггера, выход которого подключен к соответствующей выходной шине, и N-входовый элемент ИЛИ, каждый из входов которого соединен с выходами элементов И одного из каналов, при этом выход элемента И каждого канала через соответствующие первые элементы ИЛИ ДРУ- ; гих каналов подключен к R-входу тригге .ров этих каналов, а К -входы всех счетчиков импульсов объединены, введен дополнительный триггер, R-вход которого подключен к шине импульсов сброса, 5-вход - к выходу N -входового элемента ИЛИ, выход - к R-BXOдам счетчиков импульсов, а в каждый канал введен второй элемент ИЛИ, выход которого соединен с третьим входом элемента И данного канала, а входы - с выходами счетчиков импульсов других каналов. На чертеже представлена функциональна  схема устройства. Устройство содержит три идентичных канала 1, каждый из которых включает счетчик 2 импульсов, триггер 3, элемент И 4, первый, второй и N-входовый элементы ИЛИ 5-7, дополнительный триггер 8, входные 9 и выходные 10 шины и шину 11 импульсов сброса. -В каждом канале вход счетчика 2 подключен к входной шине 9 и nepaofiy входу элемента И 4, а его выход - к собственному входу запрета и второму входу элемента И, выход которого соединен с S-входом триггера 3. Выход триггера 3 подключен к выходной шине 10, а его R-вход - к выходу элемента ИШ 5. Выход элемента ИЛИ 7 соединен с третьим входом элемента И 4. Выход элемента И 4 каждого канала через соответствующие элементы ИЛИ подключен к R-входу триггеров 3 других каналов, входы элемента ИЛИ 6 каждого канала - к выходам счетчиков 2 других каналов, входы элемента ИЛИ 7 - к выходам элементов И 4 всех каналов, а его выход соединен с 5-входом триггера 8. R-вход триггера 8 подключен к шине 11 импульсов сброса , а его выход - к объединенным R-входам счетчиков 2. Цифровой частотньй дискриминатор работает следующим образом, При включении питани  все счетчики 2 устанавливаютс  в нулевое состо ние , а на нулевой вход триггера 8 начинают поступать импульсы сброса, принадлежащие к одной из серий такто вой сетки. Триггеры 3.остаютс  в . произвольном состо нии. На счетные входы счет.чиков 2 от соответствующих входных шин 9 поступают импульсы входных частот Р,р2 Fa, предварительно прив занные (засинхронизированные) к соответству ющим импульсам многофазной тактовой сетки. Счетчики импульсов переключаютс  по передним фронтам входных сигналов По заполнении любого из трех счетчиков 2, например счетчика, на счетный вход которого поступают импульсы наибольшей частоты из трех входных, сигнал его переполнени  поступает на первый вход элемента И 4 своего канала и через элементы ИЛИ 6 двух других каналов - на третьи входы элементов И 4 этих каналов. Кроме того, этот сигнал поступает непосредственно на вход запрета данного заполнившегос  счетчика импульсов, запреща  дл  него процесс дальнейшего счета. Следующим заполн етс  тот счетчик 2, на: счетный вход которого поступают импульсы средней частоты. При по влении сигнала переполнени  на его выходе входной импульс, вызвавший это переполнение, через элемент И 4 своего канала, открытый по всем трем входам, поступает на единичный вход своего триггера з и через элемен ты ИЛИ 5 двух других каналов - на нулевые входы триггеров 3 этих каналов , устанавлива  их в О или подтвержда  их нулевые состо ни . Кроме того, этот же импульс с выхода элемента И 4 выбранного канала, т.е. канала, счетчик 2 которого переполн етс  в процессе счета вторым, чере элемент ИЛИ 7 поступает на 5-вход триггера 8, устанавлива  его в 1. С выхода триггера 8 на 1 -входы счетчиков 2 поступает сигнал сброса, устанавливающий все счетчики в нулевое состо ние. Сброс счетчиков вызывает по вление сигнала логического О на 5-входе триггера 8. В момент прохождени  очередного импульса сброса по шине 11 триггер 8 переключаетс  из . единичного в нулевое Состо ние, разреша  счетчикам 2 дальнейший счет входных импульсов. Формирование сигнала на одной из выходных шин 10 дискриминатора заканчиваетс . Если при дальнейшем счете входных импульсов вторым по очереди переполн етс  какой-либо другой счетчик 2, то происходит сброс ранее выбранного триггера 3 и переход в 1 вновь выбранного триггера 3. Разрешанлца  способность предлагаемого дискриминатора определ етс  соотношением емкости счетчиков 2 и степенью . разброса входньпс импульсных сигналов по частоте.Чем меньше различие по частоте входных сигналов, тем больша  должна быть емкость счетчиков, чтобы компенсировать вли ние фазовых сдвигов входных сигналов друг относительно друга на точность выбора средней частоты. Частотный дискриминатор обеспечивает удовлетворительную точность выбора средней частоты из трех в тех случа х, когда выполн етс  соотношение ЛТ где N - емкость счетчика в каждом канале дискриминатора; Т - средний период .следовани  входных сигналов; наименьшее отличие периода следовани  сигналов выбранного канала от периода следовани  сигналов в канале с наибольшей частотой, при котором еще обеспечиваетс  . правильный выбор средней частоты; определ етс  периодом следовани  импульсов Т1РИВЯЗКИ.

Claims (1)

  1. ЦИФРОВОЙ ЧАСТОТНЫЙ ДИСКРИМИНАТОР, содержащий N идентичных Каналов, где N- число сравниваемых частот, каждый из которых включает триггер, первый элемент ИЛИ, счётчик импульсов, вход которого подключен к соответствующей входной шине, выход - к собственному входу запрета, и элемент И, первый вход которого подключен к входу счетчика импульсов, второй вход - к выходу счетчика импульсов, выход - к S-входу триггера, выход которого подключен к соответствующей выходной шине, и N-входовый элемент ИЛИ, каждый из входов которого соединен с выходами элементов И одного из каналов, при этом > выход элемента И каэщого канала через соответствующие первые элементы ИЛИ других каналов подключен к R-входу триггеров этих каналов, а R-входы всех счетчиков импульсов объединены, отличающийся тем, что, с целью выделения средней из трех сравниваемых частот, в него введен дополнительный триггер, R-вход которого подключен к шине импульсов 'сброса, S -вход - к выходу 8-входового элемента ИЛИ, выход - к R-входам счетчиков импульсов, а в каждый канал введен второй элемент ИЛИ, выход которого соединен с третьим входом элемента И данного канала, а входы - с выходами счетчиков импульсов других каналов.
    □О 00 00 СП Од
SU823494283A 1982-09-27 1982-09-27 Цифровой частотный дискриминатор SU1083356A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823494283A SU1083356A1 (ru) 1982-09-27 1982-09-27 Цифровой частотный дискриминатор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823494283A SU1083356A1 (ru) 1982-09-27 1982-09-27 Цифровой частотный дискриминатор

Publications (1)

Publication Number Publication Date
SU1083356A1 true SU1083356A1 (ru) 1984-03-30

Family

ID=21030078

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823494283A SU1083356A1 (ru) 1982-09-27 1982-09-27 Цифровой частотный дискриминатор

Country Status (1)

Country Link
SU (1) SU1083356A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР Р 907793, кл. П 03 К Ь/22, 1980. 2. Авторское свидетельство СССР К 790272, кл. Н 03 К 5/26, 1979 (прототип). *

Similar Documents

Publication Publication Date Title
SU1083356A1 (ru) Цифровой частотный дискриминатор
SU985939A1 (ru) Цифровой фильтр
SU1119162A1 (ru) Цифровой частотный дискриминатор
SU642863A2 (ru) Устройство дл поэлементного фазировани приемников дискретной информации
SU842623A1 (ru) Многоканальный фазометр
SU828424A1 (ru) Устройство обработки широкополосныхСигНАлОВ C чАСТОТНОй МОдул циЕй
SU1092751A1 (ru) Согласованный фильтр сигналов с дискретной частотной манипул цией
RU1829106C (ru) Дискриминатор нулевых биений
SU1075376A1 (ru) Синхронный @ -канальный фильтр
SU1732422A1 (ru) Фазовый дискриминатор
SU773950A1 (ru) Детектор частотно-манипулированного сигнала
SU1238220A1 (ru) Устройство дл получени разностной частоты импульсов
SU1256177A1 (ru) Распределитель частотно-импульсных сигналов
SU1363427A2 (ru) Устройство формировани двух последовательностей радиоимпульсов с заданным фазовым сдвигом между заполнени ми радиоимпульсов
SU1506561A1 (ru) Устройство приема пакетной информации системы спутниковой св зи
SU1095376A1 (ru) Устройство дл синхронизации импульсных сигналов
RU2033698C1 (ru) Устройство для выделения тактового синхросигнала из многоуровневого цифрового сигнала
SU647876A1 (ru) Устройство синхронизации
SU661813A1 (ru) Перестраивающий делитель частоты
SU1221647A1 (ru) Устройство дл синхронизации каналов
SU862382A1 (ru) Частотный манипул тор
SU930619A1 (ru) Селектор импульсов по длительности
SU1173361A1 (ru) Устройство дл испытаний электрических машин посто нного тока
SU1660144A1 (ru) Генератор последовательности случайных временных интервалов
SU587635A1 (ru) Многоканальный автокоррел ционный демодул тор сигналов фазоразностной модул ции второго пор дка