SU632083A1 - Устройство кодировани - Google Patents

Устройство кодировани

Info

Publication number
SU632083A1
SU632083A1 SU772482314A SU2482314A SU632083A1 SU 632083 A1 SU632083 A1 SU 632083A1 SU 772482314 A SU772482314 A SU 772482314A SU 2482314 A SU2482314 A SU 2482314A SU 632083 A1 SU632083 A1 SU 632083A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
trigger
inverter
counting
Prior art date
Application number
SU772482314A
Other languages
English (en)
Inventor
Валентин Григорьевич Трухин
Александр Леонидович Кушнир
Ольга Викторовна Аввакумова
Original Assignee
Пензенский Завод-Втуз При Заводе Вэм Филиал Пензенского Политехнического Института
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Пензенский Завод-Втуз При Заводе Вэм Филиал Пензенского Политехнического Института filed Critical Пензенский Завод-Втуз При Заводе Вэм Филиал Пензенского Политехнического Института
Priority to SU772482314A priority Critical patent/SU632083A1/ru
Application granted granted Critical
Publication of SU632083A1 publication Critical patent/SU632083A1/ru

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Claims (2)

  1. Изобретение относитс  к кодиро-ванию информации, передаваемой по различным каналам св зи в последовательной форме. Известны устройства кодировани  используемые в цифровой магнитной записи l|. Недостатком этих устройств  вл етс  низка  помехоустойчивость. Известно устройство кодировани , содержаЩёё два триггера, элемент ИЛИ, инвертор и три элемента И. при чем второй вход первого элемента И соединен со входом устройства, выход подключен к счетному входу пе вого триггера, выход которого соеди нен с первым входом второго элемента И, первый вход элемента ИЛИ подключен к выходу второго элемента И а выход-к счетному входу второго триггера, вход инвертора и второй вход третьего элемента И соединены с синхронизирукндим входом устройства 2j Недостаток этого устройства состоит в сложности и недостаточной надежнЬсти схемы. Цель изобретени  - упрощение ..устройства и повышение надежности. Поставленна  цель достигаетс  тем, что в устройстве, содержащем два триггера, элемент ИЛИ, инвертор и три элемента И, причем второй вход первого элемента И соединен со входом устройства,выход подключен к счетному входу первого триггера, выход которого соединен с первым входом второго элемента И, первый вход элемента ИЛИ подключен к выходу второго элемента И, а выход - к счетному входу второго триггера, вход инвертора и второй вход третьего элемента И соединены с синхронизирующим входом устройства, первый вход первого элемента И и второй вход второго элемента И соединены с выходом инвертора, инверсный выход первого триггера соединен с первым входом третьего элемента И, выход которого соединен со вторьом входом элемента ИЛИ. На чертеже приведена структурна  электрическа  схема устройства. На второй вход элемента И 1 подаетс  входной сигнал, на первый вход элемента И 1 и второй вход элемента И 2 через инвертор 3 - синхронизирующий сигнал, выход элемента И 1 соединен со счетным входом тригrepa 4, пр мой выход которого соедин с первым входом элемента И 2, а инверсный выход триггера 4 подключен к первому входу элемента И 5. Выходы эл хентов И 2 и И 5 подключены ко входам элемента ИЛИ 6, выход которого соединен со счетным входом триггера 7. Выхо  триггера  вл етс  выходом устройства. Устройство работает следуи цим образом. На второй вход элемента И 1 подаетс  исходный последовательный потен циальный код, на первый вход элемента и 1 и второй вход элемента И 2 че рез инвертор 3 подаетс  синхронизиру кмций сигнал,а на второй вход элемента Л 5 синхронизирующий сигнал noCTy пает непосредственно. На выходе триггера 7 получаетс  искомый трехин тервальный код. Формула изобретени  Устройство кодировани  , содержащёе два триггера, элемент ИЛИ, инвертор и три элемента И, причем второй вход первого элемента И соединен со входом устройства, выход подключен к счетному входу первого триггера, выход которого соединен с первым входом второго элемента И, первый вход элемента ИЛИ подключен к выходу второго элемента И, а выход - к счетному входу второго триггера , вход инвертора и второй вход третьего элемента И соединен с синхронизирующим входом устройства, отличающеес  тем, что, с целью его упрощени  и повышени  надежности , первый вход первого элемента И и второй вход второго элемента И соединены с выходом инвертора , инверсный выход первого триггера соединен с, первым входом третьего элемента И, выход которого соединен со вторым входом элемента ИЛИ. Источники информации, прин тые во внимание при экспертизе: 1.Патент США 3414894, 340-174J., 1968.
  2. 2.Авторское свидетельство ССС I 568160, И 03 К 13/20, 25.04.75.
SU772482314A 1977-05-03 1977-05-03 Устройство кодировани SU632083A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772482314A SU632083A1 (ru) 1977-05-03 1977-05-03 Устройство кодировани

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772482314A SU632083A1 (ru) 1977-05-03 1977-05-03 Устройство кодировани

Publications (1)

Publication Number Publication Date
SU632083A1 true SU632083A1 (ru) 1978-11-05

Family

ID=20707473

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772482314A SU632083A1 (ru) 1977-05-03 1977-05-03 Устройство кодировани

Country Status (1)

Country Link
SU (1) SU632083A1 (ru)

Similar Documents

Publication Publication Date Title
SU632083A1 (ru) Устройство кодировани
JPS543412A (en) Signal detection circuit
SU661836A1 (ru) Устройство цикловой синхронизации
SU843224A2 (ru) Формирователь квазитроичного кода
SU1396255A1 (ru) Устройство дл формировани относительного биимпульсного сигнала
SU876073A3 (ru) Устройство декодировани информации
SU575767A1 (ru) Формирователь импульсов
SU788411A1 (ru) Устройство коррекции фазы
SU781807A1 (ru) Устройство дл сравнени двоичных чисел
SU702539A1 (ru) Декодирующее устройство
SU902294A1 (ru) Устройство дл формировани квазитроичной последовательности
SU905994A1 (ru) Формирователь импульсов
SU843223A1 (ru) Кодер совместимых кодов высокойплОТНОСТи
SU434452A1 (ru) Устройство магнитной записи
SU652722A1 (ru) Устройство дл передачи дискретной информации
SU723553A1 (ru) Устройство дл ввода информации
SU623257A1 (ru) Интегрирующее устройство дискретного действи
SU536511A1 (ru) Устройство дл магнитной записи цифровой информации
SU798787A1 (ru) Устройство дл сопр жени цифровойВычиСлиТЕльНОй МАшиНы C КАССЕТНыММАгНиТОфОНОМ зВуКОзАпиСи
SU604152A1 (ru) Устройство дл анализа комбинаций двоичного кода
SU537381A1 (ru) Устройство дл магнитной записи цифровой информации
SU813733A1 (ru) Формирователь импульсов
SU883962A1 (ru) Устройство дл магнитной записи цифровой информации
SU940306A1 (ru) Реверсивный распределитель импульсов
SU474100A2 (ru) Устройство дл формировани электрических сигналов