SU622205A1 - Frequency divider - Google Patents

Frequency divider

Info

Publication number
SU622205A1
SU622205A1 SU772465910A SU2465910A SU622205A1 SU 622205 A1 SU622205 A1 SU 622205A1 SU 772465910 A SU772465910 A SU 772465910A SU 2465910 A SU2465910 A SU 2465910A SU 622205 A1 SU622205 A1 SU 622205A1
Authority
SU
USSR - Soviet Union
Prior art keywords
counting
pulse
state
trigger
frequency divider
Prior art date
Application number
SU772465910A
Other languages
Russian (ru)
Inventor
Игорь Иванович Нижник
Original Assignee
Предприятие П/Я Х-5827
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Х-5827 filed Critical Предприятие П/Я Х-5827
Priority to SU772465910A priority Critical patent/SU622205A1/en
Application granted granted Critical
Publication of SU622205A1 publication Critical patent/SU622205A1/en

Links

Landscapes

  • Detergent Compositions (AREA)

Description

сивного счетчика 2 импульсов, выполненного на триггерах 3, логических элементах И 4, ИЛИ 5, элементах 6 запрета межзар дного переноса единицы с управл ющими шинами пр мого и обратного счета, триггер 7 скважности, дешифратор 8 нул  и кода реверса (дл  пр мого и обратного счета), устройство 9 выделени  середины времр/нпого интервала, триггер 10 реверса.pulse counter 2 pulses performed on triggers 3, AND 4, OR 5 logical elements, inter-charge transfer prohibition elements 6 units with forward and reverse counting control buses, duty cycle trigger 7, decoder 8 zero and reverse code (for forward and reverse counting), device 9 for allocating the middle of the time / foot interval, trigger 10 for the reverse.

Дешифратор 8 состоит из элемента И выделени  импульса в момент нул  и элемента 12 выделени  импульса в момент кода реверса.The decoder 8 consists of an element AND a pulse at the moment of zero and an element 12 of the pulse at the moment of the reverse code.

Устройство 9 выделени  середины временного интервала при пр мом и обратном счете состоит из элемента 13 формировани  импульса при пр мом счете и элемента 14 формировани  импульса нри обратном счете. В качестве элементов 11 -14 могут быть использованы элементы И, подключенные своими входами к выходам триггеров 3. Устройство содерл ит также переключатель (не показан).The device 9 for allocating the middle of the time interval during forward and reverse counting consists of a pulse shaping element 13 for a forward count and a pulse shaping element 14 for counting down. As elements 11-14, AND elements connected by their inputs to the outputs of the flip-flops 3 can be used. The device also contains a switch (not shown).

Дл  упрощени  рассмотрени  принципа работы делител  частоты коэффициент делени  выбран равным семи. При этом реверсивный счетчик 2 будет иметь три пазр да и соответствующее число элементов И 4, ИЛИ 5, элементов 6 запрета.To simplify the consideration of the principle of operation of the frequency divider, the division factor is chosen to be seven. In this case, the reversible counter 2 will have three slots and the corresponding number of elements AND 4, OR 5, elements 6 of the prohibition.

При нулевом состо нии триггеров 3 дешифратор 8 формирует имиульс дл  переброса триггера 10 в состо ние пр мою счета. На шине пр мого счета по вл етс  разрешающий потенциал, и счет импульсов от генератора 1 осуш,ествл етс  в сторону увеличени  двоичного числа: 000, 001, 010, 011, 100, 110, 111 (здесь и далее по тексту возрастание разр дности указано справа налево).In the zero state of the flip-flops 3, the decoder 8 generates an immi- sul to transfer the flip-flop 10 to the forward counting state. On the forward counting bus, a resolving potential appears, and the pulse counting from the generator 1 is drying, increasing towards a binary number: 000, 001, 010, 011, 100, 110, 111 (hereinafter the increase in bit depth is indicated from right to left).

Одновременно триггер 7 переведен выходным имизльсом дешифратора 8 в состо ние «О.At the same time, the trigger 7 is transferred by the output of the decoder 8 to the state “O.

При достижении середины временного интервала, т. е. при счете трех импульсов и одной паузы между ними (код 100 и начало импульса генератора) устройством 9 формируетс  импульс перевода триггера 7 скважности в состо ние «1. Триггер 7 переводитс  в состо ние «1.When the middle of the time interval is reached, i.e., when three pulses are counted and one pause between them (code 100 and the beginning of the generator pulse), the device 9 generates a pulse for switching the trigger 7 of the duty cycle to the state "1. The trigger 7 is transferred to the state "1.

При счете кода реверса 111, т. е. числа 7, дешифратор В формирует на выходе элемента 12 импульс дл  перевода триггеров 10, 7 соответственно в состо ни  «обратный счет и «О.When counting the reverse code 111, i.e., the number 7, the decoder B generates a pulse at the output of element 12 for translating the triggers 10, 7, respectively, into the state “counting down” and “O.

Триггеры 10, 7 перевод тс  соответственно в состо ни  «обратный счет и «О. При этом на врем  длительности выходных импульсов дещифратора 8 на выходе элементов (3 запрета наводитс  запрещающий потенциал и входы 2-го и 3-го ра.зр дов реверсивного счетчика 2 закрыты.The triggers 10, 7 are transferred respectively to the state of "countdown and" O. At the same time, the duration of the output pulses of the decipher 8 at the output of the elements (prohibition potential 3 is induced and the inputs 2 and 3 of the reversing counter 2 are closed.

при переводе триггера 10 в состо ние «О на шине обратного счета по вл етс  разр. шающий потенциал, и счет импульсов от генератора 1 осуществл етс  в сторону уменьшени  числа: 111, 110, 101, 100, 011, 010, 001, 000. При достижении кода 000 работа делител  аналогична описанной.when translating trigger 10 into the "O" state, a bit appears on the countdown bus. The chasing potential, and the counting of pulses from the generator 1, is carried out in the direction of decreasing the number: 111, 110, 101, 100, 011, 010, 001, 000. When the code 000 is reached, the operation of the divider is similar to that described.

Выходное напр жение делител  снимаетс  с одного из плеч триггера 7. При этом сквалшость его стабильна и равна двум.The output voltage of the divider is removed from one of the arms of trigger 7. At the same time, its squall is stable and equal to two.

Claims (2)

1.Авторское свидетельство СССР № 456366, кл. И ОЗК 21/36, 1972.1. USSR Author's Certificate No. 456366, cl. And OZK 21/36, 1972. 2.Авторское свидетельство СССР № 491005, кл. Н ОЗК 23/00, 1971.2. USSR author's certificate number 491005, cl. H OZK 23/00, 1971.
SU772465910A 1977-03-25 1977-03-25 Frequency divider SU622205A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772465910A SU622205A1 (en) 1977-03-25 1977-03-25 Frequency divider

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772465910A SU622205A1 (en) 1977-03-25 1977-03-25 Frequency divider

Publications (1)

Publication Number Publication Date
SU622205A1 true SU622205A1 (en) 1978-08-30

Family

ID=20700843

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772465910A SU622205A1 (en) 1977-03-25 1977-03-25 Frequency divider

Country Status (1)

Country Link
SU (1) SU622205A1 (en)

Similar Documents

Publication Publication Date Title
SU622205A1 (en) Frequency divider
SU790349A1 (en) Frequency divider with odd division coefficient
SU606210A1 (en) Frequency divider with variable division coefficient
SU458101A1 (en) Decimal counter
SU660272A1 (en) Decimal counter
SU766021A1 (en) Counter with counting coefficient 2 + 1
SU712939A1 (en) Delay device
SU788375A1 (en) Time interval-to-digital code converter
SU580648A1 (en) Reversible pulse counter
SU834860A1 (en) Triangular voltage generator
SU435524A1 (en) POSSIBLE-PERFORMANCE DEVICE
SU463218A1 (en) 4-stroke pulse distributor
SU692091A1 (en) Reversible n-digit pulse counter
SU780195A1 (en) Code transmitter
SU493909A1 (en) Pulse selector by duration
SU506946A1 (en) Binary-decimal counter
SU445163A1 (en) Variable divider scaler
SU649138A1 (en) Pulse frequency divider with controllable division factor
SU738143A1 (en) Code-to-time interval converter
JPS5518148A (en) Programmable divider
SU750479A1 (en) Terniary code encoder
SU980287A1 (en) 12-cycle reversible pulse distributor
SU511580A1 (en) Pulse distributor for stepper motor control
SU493022A1 (en) Decoder
SU805492A1 (en) Pulse amplitude-to-time interval converter