SU611257A1 - Устройство дл контрол оперативной пам ти - Google Patents

Description

к выходу регистра записи и к соответствующим вьАоцам блока обработки иртформации. На чертеже представлена структурна  схема устройства дл  тестового контрол  оперативных запоминающих устройств.

Описываемое устройство содержит регистр адреса 1, кодовые шины 2. адреса, блок 3 управлени , информационные ишны 4 блока управлени , формирователь 5 дл  ОП, коммутатор- 6, коповьге шины 7 записи, приемный регистр 8, кодовые шины 9 чтени , блок iO обработки информации, регистр 11 записи кодов ключей пам ти, дополнительный приемный регистр 12, распределитель 13, генератор импульсов 14, блок 15 ин- дикации.

Проверка ОЗУ заключаетс  в записи с последукмдим контрольным считыванием определенных видов информации в соответствии с испытательными тестами,

При проверке совместной работы ОП и ЗУКП в каждом цикле обращени  к ОЗУ происходит обращение к обоим гипам пам ти. Цикл обращени  состоит из такта чтени  и такта записи. В такте записи производитс  запись информации по одним и тем же кодовым шинам 7 записи в ОП и ЗУКП, Коды информации дл  ОП н ЗУКП различные. Под управлением синхр сигналов из распределител  13 моменты запис дл  ЗУКП и ОП разнесены во времени внутри такта. Вначале производитс  запись кода ключа пам ти, а затем осуществл етс  запись информации в OTti. Регистр адреса 1, управл емый блоком .3, определ ет адрес  чейки пам ти, к которой производитс  обращение. Информаци  с выходов регистра адреса 1 передаетс  в запминаюц1ее устройство, по кодовьвл шинам 2 адреса.

Информаци  на записи в ЗУКП поступает с выхода регистре 11 записи кодов ключей пам ти в коммутатор 6 оттуда при наличии синхросигнала из распределител  поступает пОкодовым шинам 7 записи в ЗУКП. Информаци  в регистре 11 записи кодов ключей пам ти может мён) тьс  по переполнении регистра адреса 1 при работе в счетном режиме или может быть установлена с помощью органов управлени  на пульте при работе в регистровом режиме. Управление занесением инфррмации в регистр 11 записи кодов ключей пам ти осуществл етс  через блок 3 управлени . Информаци  с выходов регистров 11 записи кодов ключей пам ти поступает также в блок 10 обработки информации и в блок 15 индикации.

Информаци , на запись в ОП поступает из формировател  5 цл  ОП в коммутатор 6 . и оттуда при наличии синхросигнала из

распределител  13 по кодовым шинам 7 записи в ОП. Информаци  формировател  5 мен етс  под воздействием сигналов блока 3 управлени  или информаиии регистра адреса 1. БЛОК 3 управлени  генерирует последовательность проверочных тестов и выдает сигналы управлени  в провер емое ОЗУ по информационным шинам 4. В такте чтени  происходит считывание ранее записанной информации из ОЗУ.

В первой половине такта чтени  производитс  чтение с контролем информации из ЗУКП, во второй половине - из ОП.

Если произошло наложение на кодовых шинах 9 чтени  информации из ОП с информацией из ЗУКП, то в блоке 1О обработки информации вьфабат1Жаетс  сигнал несравнени , поступающий в блок 3 управлени ,. что  вл етс  сбойной ситуацией.

Введение новых блоков расшир ет область применени  устройства и позвол ет полностью автономно провер ть ОЗУ с радличной структурой построени . Исключение повторной проверки ОЗУ в составе ЭВМ вдвое сокращает сроют наладки всего вычислительного комплекса.

Claims (3)

1.Авторское свидетельство СССР NO 333559, кл. Q-O6 Р 11/О2, 1972.

2.Патент США М 3751649, кл. 0-11 С 29/00, 1973,

3.ABTOtKiKoe свидетельство СССР № 246158, кл. 42, ,т®, 1969.

N

LB

/f //