SU580587A1 - Запоминающее устройство с защитой информации от разрушени - Google Patents

Description

1

Известии заиомииающие устройства с защитой ииформации от разрушеии . Б одиом из известных устройств с целью защиты ин (рормации от разрушенн  ироизводитс  периодическое восстановлеиие хранимой ииформации 1J. Однако в этом устройстве перезапись информацин ироизводитс  после каждого цикла считывани , что снижает иериод ооращени  к устройству. Из известных устроИств иаиболсе близким к изобрстсиию  вл етс  заиомииающсе устройство с информации от разрушеии , содержан,ее счетчик, Олок иолуносто нной нам тн, нодключеииый к блоку унравлеии  и блоку коммутации иаир жени  нитаии  2J. Ь этом устройстве дл  формироваии  сигиала регеиерации используетс  счетчик, максимальный результат счета которого соответствует максимальному интервалу времени хранени  ииформации без разрушеии . Это устройство характеризуетс  большим количеством оборудовани , необходимого дл  выдачи сигнала регенерации, так как в устройстве нредполагаетс  наличие программного блока, выдающего сигнал перезаписи в то врем , когда обращение к устройству не производитс . При ироиадаиии иитани  счетчик может тер ть свое состо иие, если не прин ть специальных мер дл  его сохранени . К, числу таких мер относитс  введение доиолиптельиого источника питани  или исиользование магнитных элемеитов.

Целью изобретени   вл етс  уирощение и повышение надежиости устройства. В описываемо .м устройстве это достигаетс  тем, что оно содержит датчик контрольного сигиала и иороговыи элемент, выход которого иодключеи ко входу блока управлени , а входы порогового элемента соединены с выходами

датчика контрольного сигнала, входы которого подключены к выходам блока унравлеии .

На фиг. 1 ириведена структурна  схема устройства; на фиг. 2 - схема олока коммутации иапр жеии  иитани .

Устройство содерншт блок иолупосто нной пам ти 1, состо щий из  чеек 2 пам ти, например , на МИОИ-траизисторах, входного регистра 3, выходного регистра 4 и дешифратора 5, датчик 5 контрольного сигнала, например  чейку пам ти на МНОП-транзисторе такого же типа, что и  чейка 2, пороговый элемент 7. Выходы 8 и вход 9 блока 10 управлени  соедииены, соответствеиио, со входами

датчика б и выходом порогового элемента 7, входы которого подключены к выходам датчика 6. Датчик 6 и иороговыи элемент 7 образуют блок ii формироваии  сигнала регенерации . Устройство содержит также блок 12

коммутации иапр жени  питани , вход 13 коroporo подключен к блоку 10, а выход 14 --- к блоку 1, и источник 15 питани . Блок 12 коммутации напр жени  питани  содержит интегрирующий элемент 16, выход которого подключен к заправл ющему входу переменного резистора 17; в качестве резистора может быть использован трапзистор.

В цикле считывани  блок 10 опрашивает блок 11. Сигналы с датчика 6 сравниваютс  с напр жением порога элемента 7, соответствующим минимально допустимому напр жению сигнала. Если амплит да сигнала е выхода датчика 6 ниже напр жени  порога, то с выхода порогового элемента 7 на вход 9 блока 10 выдаетс  сигнал иерезаписи.

При пропадании питани  опрос не производитс , однако информаци  в датчике 6 не тер етс , так как он выполнен, например, на МНОП-транзисторе.

Дл  того чтобы в момент коммутации источника питани  в режиме записи не возникало помех на управл ющих цеп х блока 10, сначала включаетс  источник 15 питани , затем подаетс  сигнал с блока 10 на блок 12. На выходе интегрирующего элемента 16 по вл етс  сигнал с пологими фронтами, подаваемый на управл ющий вход управл емого резистора 17, который коммутирует напр жение питанн  от источника 15 к блоку 1.

В результате наличи  блока 12 существен но снижаетс  величина помех, которые могут вести к ложной записи информации.

Таким образом, в описываемом устройстве, по сравнению с известным, повыщаетс  надежность хранени  информации в течение длительного (практически неограниченного) времени и обеспечиваетс , защита от помех по цепи питани .

Claims (2)

1.Патент Франции ч 2204012, кл. G ПС 7/00, 1974.

2.Патент США № 3737879, кл. G ПС 7/00, 1973.