SU554533A1 - Струйный цифровой сумматор - Google Patents
Струйный цифровой сумматорInfo
- Publication number
- SU554533A1 SU554533A1 SU1944498A SU1944498A SU554533A1 SU 554533 A1 SU554533 A1 SU 554533A1 SU 1944498 A SU1944498 A SU 1944498A SU 1944498 A SU1944498 A SU 1944498A SU 554533 A1 SU554533 A1 SU 554533A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- inverse
- adders
- output
- outputs
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
Description
(54) СТРУЙНЫЙ ЦИФРОВОЙ СУММАТОР
мента «И 10 и двух элементов коррекции 11 и 12. Пр мой и инверсный каналы нереноса 13 и 14 полусумматоров соединены с соответствующими входами полусумматоров старших двоичных разр дов.
При работе струйного цифрового сумматора дл систем ЧПУ на входы Ai-А и Ai-Ai поступает двоично-дес тичный код числа А. Если в соседнем младшем дес тичном разрйде сумма числа А и числа Б не больше дес ти, то на вход сумматора не поступает сигнала переноса по каналу 3 и на его выходы 5i-S4 проходит код числа А. Если в соседнем младшем разр де сумма чисел больше или равна дес ти , то на вход сумматора поступает сигнал переноса «1. Если при этом число А в данном дес тичном разр де меньше дев ти, то сигналы на выходе сумматора представл ют собой код числа на единицу больше заданного. Если же на струйный цифровой сумматор поступает код числа дев ть, то на выходе элемента «И 10 образуетс сигнал переноса в соседний старший дес тичный разр д Ci, который переключает также элементы коррекции 11 и 12. В результате на выходах образуютс сигналы «О, что в дес тичном коде соответствует числу «10. Если число Б принимает значение только «О или «1 в каждом разр де , то может быть использована упрош,енна схема устройства задани упреждени . Дл этого все разр ды устройства задани упрел :дени выполн ютс в виде струйных цифровых сумматоров, описанных выше, а код числа Б подаетс к входным каналам 15 каждого элемента «ИЛИ.
Технико-экономический эффект определ етс уменьшением аппаратурных затрат и повышением быстродействи работы устройства.
Claims (1)
- Формула изобретениСтруйный цифровой сумматор дл систем числового программного управлени , содержаш ,ий четыре последовательно соединенных полусумматора , входы которых подключены к соответствующим пр мым и инверсным входамустройства, элемент «И, и два элемента коррекции , отличаюшийс тем, что, с целью повышени быстродействи устройства, в нем установлен элемент «ИЛИ, один вход которого соединение входным каналом переноса, адругой - с каналом упреждени , пр мой и инверсный выходы элемента «ИЛИ подключены ко входам первого полусумматора, входы элемента «И соединены с инверсным выходом элемента «ИЛИ и с инверсным входами первого и четвертого полусумматоров, входы элементов коррекции подключены к инверсным выходам второго и четвертого полусумматоров и к выходу элемента «И, который соединен с выходным каналом переноса, пр мые выходы первого и третьего полусумматоров и инверсные выходы элементов коррекции соединены с выходными каналами устройства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1944498A SU554533A1 (ru) | 1973-07-06 | 1973-07-06 | Струйный цифровой сумматор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1944498A SU554533A1 (ru) | 1973-07-06 | 1973-07-06 | Струйный цифровой сумматор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU554533A1 true SU554533A1 (ru) | 1977-04-15 |
Family
ID=20560138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1944498A SU554533A1 (ru) | 1973-07-06 | 1973-07-06 | Струйный цифровой сумматор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU554533A1 (ru) |
-
1973
- 1973-07-06 SU SU1944498A patent/SU554533A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU554533A1 (ru) | Струйный цифровой сумматор | |
GB965749A (en) | Improvements relating to devices for dividing numbers | |
US3992611A (en) | Plus five and invert algorithm | |
US3045914A (en) | Arithmetic circuit | |
SU424142A1 (ru) | Устройство сравнения двух чисел в цифровом коде | |
SU478304A1 (ru) | Матричный сумматор | |
SU404077A1 (ru) | Преобразователь правильной двоично-десятичной дроби в двоичную дробь | |
SU391560A1 (ru) | Устройство для возведения в квадрат | |
SU1262478A1 (ru) | Устройство дл вычитани дес тичных чисел | |
SU392497A1 (ru) | УСТРОЙСТВО дл УМНОЖЕНИЯ т-РАЗРЯДНЫХ ДЕСЯТИЧНЫХ ЧИСЕЛ НА ОДНОРАЗРЯДНОЕ ДЕСЯТИЧНОЕ | |
SU822174A1 (ru) | Преобразователь пр мого двоично- дЕС ТичНОгО КОдА B дОпОлНиТЕльНыйдВОичНО-дЕС ТичНый КОд | |
GB1143046A (en) | Electronic calculator | |
SU488206A1 (ru) | Устройство дл сложени | |
SU486314A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный | |
SU1388995A1 (ru) | Устройство дл преобразовани двоичных чисел в двоично-дес тичные и обратно | |
SU372703A1 (ru) | ||
SU1035601A2 (ru) | Устройство дл умножени | |
SU871341A2 (ru) | Счетное устройство | |
GB1003248A (en) | Improvements in or relating to digital adding circuitry | |
SU365708A1 (ru) | Библ'иотщ^ | |
SU763899A1 (ru) | Устройство дл микропрограммного управлени | |
SU798799A1 (ru) | Преобразователь двоично-дес тичногоКОдА B ОбРАТНый КОд | |
SU651340A1 (ru) | Устройство дл вычитани двоичнокодированных дес тичных чисел | |
SU525944A1 (ru) | Преобразователь двоичного кода в дес тичный | |
SU520583A1 (ru) | Преобразователь двоичного кода в дес тичный |