SU544157A1 - Device for synchronizing noise-like signals - Google Patents

Device for synchronizing noise-like signals

Info

Publication number
SU544157A1
SU544157A1 SU2140491A SU2140491A SU544157A1 SU 544157 A1 SU544157 A1 SU 544157A1 SU 2140491 A SU2140491 A SU 2140491A SU 2140491 A SU2140491 A SU 2140491A SU 544157 A1 SU544157 A1 SU 544157A1
Authority
SU
USSR - Soviet Union
Prior art keywords
decoder
signals
adders
inputs
multipliers
Prior art date
Application number
SU2140491A
Other languages
Russian (ru)
Inventor
Евгений Петрович Потапов
Дмитрий Александрович Опарин
Эдуард Николаевич Хомяков
Александр Васильевич Врачев
Original Assignee
Харьковское Высшее Военное Командное Училище Им.Маршала Советского Союза Крылова Н.И.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Харьковское Высшее Военное Командное Училище Им.Маршала Советского Союза Крылова Н.И. filed Critical Харьковское Высшее Военное Командное Училище Им.Маршала Советского Союза Крылова Н.И.
Priority to SU2140491A priority Critical patent/SU544157A1/en
Application granted granted Critical
Publication of SU544157A1 publication Critical patent/SU544157A1/en

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Description

ледова .; ejii:-;o соединенные узел 9 коммутации и сумматоры 1О и 11 к соответствуюlUJiM входам перемножителей 1 и 2.Ledova.; ejii: -; o connected switching node 9 and adders 1О and 11 to the corresponding UJiM inputs of multipliers 1 and 2.

Устройство работает следующим образом.The device works as follows.

Опорные сигналы перемножителей 1 и 2 (ор; .шуютс  путем коммутации сигналов гепсродч1та 8, имеющих четыре фазы О° ЭО, 1ЗО и 2 7О . Коммутаци  осуществл етс The reference signals of the multipliers 1 and 2 (or; are merged by switching signals of a hereditary 8, having four phases O ° EO, 1ZO and 2 7O. The switching is carried out

ключами узла коммутации 9, на которые воздействуют сигналы дешифратора 7, подключенного к выходам п -го и (и - 1)-го каскадов генератора 6 ПСП. Значени  фаз сигналов на выходах сумматоров 10 и 11 (соответственно 1р и ф ) в зависимостиthe keys of the switching node 9, which are affected by the signals of the decoder 7 connected to the outputs of the n-th and (and - 1) -th stages of the generator 6 PSP. The phase values of the signals at the outputs of the adders 10 and 11 (respectively 1p and f) depending

от состо ни  п -го и (и - 1)-го каскадов приведены в таблице.from the state of the pth and (and - 1) -th cascades are given in the table.

В перемножител х 1 и 2 происходит вычитание фаз принимаемого и опорных сигналов и формируютс  сигналы промежуточной частоты, которые поступают на определитель 3 сигнала рассогласовани . Дл  определени  дискриминационной характеристики рассмотрим соотношени  фаз принимаемого и опорного сигналов при различных сдвигах по временной зедержке ПСП. Пусть задержки принимаемой ПСП и ПСП на выходе П -го каскада генератора 6 ПСП совпадают. Тогда дл  верхнего канала в соответствии со строками 1 и 2 таблицы фаза принимаемого сигнала фц 0 , фаза сигнала гетеродина 8 1р принимает значени  О и 90 с веро тностью 0,5,,т.е. среднее значение ф 45 . Среднее значение фазы сигнала промежуточной частоты в верхнем канале равно ip 45.In multipliers 1 and 2, the phases of the received and reference signals are subtracted and intermediate frequency signals are generated, which are fed to the error response determiner 3. To determine the discriminatory characteristic, we consider the ratios of the phases of the received and reference signals at different shifts in the temporary memory bandwidth delay. Let the delay of the received memory bandwidth and memory bandwidth at the output of the nth stage of the generator 6 memory bandwidths coincide. Then, for the upper channel in accordance with rows 1 and 2 of the table, the phase of the received signal is Fc 0, the phase of the local oscillator signal 8 1p takes the values O and 90 with a probability of 0.5, i.e. average value of f 45. The average phase of the intermediate frequency signal in the upper channel is ip 45.

Дл  нижнего канала, исход  из тех же рассуждений , имеем ф 45 . Разность фазFor the lower channel, based on the same reasoning, we have φ 45. Phase difference

т ПЧБt PCB

сигналов на входах определител  3 сигнала рассогласовани  равна О, на выходе определител  3 формируетс  максимальное положительное напр жение.the signals at the inputs of the error signal determiner 3 are O, the maximum positive voltage is generated at the output of the detector 3.

Дл  случа  совпадени  задержки принимаемого сигнала с задержкой ПСП с выхода ( h - 1 )-го каскада генератора 6 ПСП имеем: дл  строк 1 и 3 таблицы: Ip О ,For the case of coincidence of the delay of the received signal with the delay of the SRP from the output of the (h - 1) -th stage of the generator 6 SRP we have: for rows 1 and 3 of the table: Ip О,

Pгcp 315° - З ФпчА 315°,Pccp 315 ° - З ФпчА 315 °,

ipj 135 ; дл  строк 2 и 4 таблицы:ipj 135; for rows 2 and 4 of the table:

Фс - 180°,(р,,р , 1р„,, -45°FS - 180 °, (p ,, p, 1p „,, -45 °

315 1фпдв 135 . Разность фаз сигналов на входах определител  3 в обоих случа х равна 180 , т.е. на выходе определител  3 сигнала рассогласовани  будет максимальное отрицательное напр жение. 315 1 pfdv 135. The phase difference of the signals at the inputs of the determinant 3 in both cases is equal to 180, i.e. at the output of the error signal 3, the maximum negative voltage will be.

Дл  промежуточных значений задержки For intermediate delay values

принимаемого сигнала разность фаз сигналов на входах определител  3 будет плавно мен тьс  от О до 180 . Дл  косинусоидальной характеристики определител  3 сигнала рассогласовани  напр жение на его выходе определ етс  зависимостьюof the received signal, the phase difference of the signals at the inputs of the determinant 3 will smoothly vary from 0 to 180. For the cosine characteristic of the error signal determiner 3, the voltage at its output is determined by the dependence

4&four&

°7:° 7:

где UQ - максимальное значение напр жени  на выходе определител  3; 6 , ut-смещение относительно среднего положени , tj - длительность элементарного импульса ПСП. Дл  прототипа U U(,(лt/t , т.е. крутизна характеристики в нулевой точке у предлагаемого устройства в два раза вьпие, чем у прототипа. Следовательно, точность синхронизации может быть повышена.where UQ is the maximum voltage value at the output of the determinant 3; 6, ut-offset relative to the average position, tj is the duration of the elementary pulse of the SRP. For the prototype, U U (, (lt / t, i.e., the steepness of the characteristic at the zero point of the proposed device is twice as large as that of the prototype. Consequently, the synchronization accuracy can be improved.

Увеличение площади под дискриминационной кривой позвол ет увеличить примерно в два раза скорость поиска по временной задержке , осуществл емого как путем плавного слежени , гак и путем дискретного сдвига ПСП без увеличени  веро тности пропуска режима синхронизации.An increase in the area under the discriminatory curve allows for a doubling of the search speed over a time delay, carried out both by smooth tracking, hook and discrete shift of the memory bandwidth, without increasing the likelihood of skipping synchronization mode.

Claims (1)

Формула изобретени Invention Formula Устройство дл  синхронизации шумоподобных сигналов, содержащее перемножители, соединенные через последовательно включенные определитель сигнала рассогласовани , фильтр и генератор тактовых частот с генератором псевдослучайной последовательности отличающеес  тем, что, с целью повыщени  точности синхронизации и уменьшени  времени поиска синхронизма, введены сумматоры, дешифратор, узел коммутации и гетеродин, при этом выходы дешифратора и гетеродина подключены через последовательно соединенные узел коммутации и сумматоры к соответствующим входам перемножителей, а выходы генератора псевдослучайной последовательности подключены к соответствующим входам дешифратора. Источники информации, прин тые во внимание при экспертизе: 1. Стать  W.r. Gr-ififi-A Сотрасибои of Binary Deeay-Lock Tracuing-Loop ImpBeineMta ЗЕ Тьацй., v AES-E, Ju9, 1966, (прототип).A device for synchronizing noise-like signals containing multipliers connected via a sequentially-connected error signal determiner, a filter and a clock generator with a pseudo-random sequence generator, characterized in that, in order to increase synchronization accuracy and reduce the time of searching for synchronism, the adders, a decoder, a switching node and the local oscillator, while the outputs of the decoder and the local oscillator are connected via series-connected switching node and adders to the corresponding the inputs of the multipliers, and the outputs of the pseudo-random sequence generator are connected to the corresponding inputs of the decoder. Sources of information taken into account in the examination: 1. Become a W.r. Gr-ififi-A Sotrasiboi of Binary Deeay-Lock Tracuing-Loop ImpBeineMta ЗЕ Тицй., V AES-E, Ju9, 1966, (prototype). AA HH 00 0100 01 10ten 11eleven L5JrzL5jrz
SU2140491A 1975-05-27 1975-05-27 Device for synchronizing noise-like signals SU544157A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2140491A SU544157A1 (en) 1975-05-27 1975-05-27 Device for synchronizing noise-like signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2140491A SU544157A1 (en) 1975-05-27 1975-05-27 Device for synchronizing noise-like signals

Publications (1)

Publication Number Publication Date
SU544157A1 true SU544157A1 (en) 1977-01-25

Family

ID=20621455

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2140491A SU544157A1 (en) 1975-05-27 1975-05-27 Device for synchronizing noise-like signals

Country Status (1)

Country Link
SU (1) SU544157A1 (en)

Similar Documents

Publication Publication Date Title
KR970004440B1 (en) Signal phase alignment circuitry
SU544157A1 (en) Device for synchronizing noise-like signals
SU773943A1 (en) Device for synchronizing d-code sequencies
GB1532242A (en) Radar
SU674224A1 (en) Device for detecting noise-like signals
SU594593A2 (en) D-sequence retrieval device
SU743207A1 (en) Device for synchronizing signals of v-shape frequency modulation
SU915265A1 (en) D-sequence discriminating device
SU577691A1 (en) Device of pseudorandom sequence time synchronization
SU497742A2 (en) Device for clock synchronization of pseudo-random sequences
SU985929A1 (en) Pulse frequency-phase detector
SU514338A1 (en) Device for retrieving information
SU703920A1 (en) Device for receiving address call
SU1485422A1 (en) Search and delay servo system
SU1319249A1 (en) Digital-analog delay line based on charge transfer devices
SU499645A1 (en) Device for demodulating signal with m-phase shift keying
SU647877A1 (en) Arrangement for synchronization of "high-speed retrieval" sequences
SU819980A1 (en) Synchronizing device
SU1048581A1 (en) Device for clock synchronizing of process sequences
SU1130875A1 (en) Digital correlator
RU1841321C (en) Clock recovery device
SU799101A1 (en) Frequency synthesizer
SU558413A1 (en) D-sequence finder
SU1119184A1 (en) System for transmitting and receiving discrete information
SU1172050A1 (en) Digital phase synchronizing device