г II r
Фиг.1 Изобретение относитс к сйециализированным средствам вычислительной техники и может быть использовано дл построени многоканальных коррел торов , определ ющих оценку взаимно коррел ционной функции двух сигналов Известен параллельный коррел тор, содержащий блок преобразовани входного сигнала, генератор импульсов, регистры сдвига, элементы равнозначности и накопители Параллельный вывод информации в этом коррел торе затрудн ет организа цию вторичной обработки результатов вычислени . Наиболее близким по технической сущности к предлагаемому вл етс устройство, содержащее два входных аналого-цифровых преобразовател (АЦП), регистр, генератор импульсов и сумматоры, информационные входы которых подключены к выходу первого АЦП, а входы управлени через ре ,гистр св заны с выходом второго АЦП, тактовые Входы всех блоков соединены с выходом генератора импульсов, а выходы сумматоров вл ютс выходами коррел тора 2j . Недостатком этого устройства вл етс сложность его организации. Кроме того, недостатком вл етс относительно большое число выходов, что затрудн ет вывод информации на внеш ние устройства и усложн ет реализацию коррел тора в микроэлектронном исполнении. Цель изобретени - упрощение устройства . Указанна цепь достигаетс тем, что в цифровой коррел тор, содержащи общий регистр из М чеек, М сумматоров , первые информационные входы которых объединены и вл ютс первьм информационным входом коррел тора, первьй вход управлени К-го сумматора (,2...М) подключен к первому информационному выходу К-й чейки общего регистра, выход М-го сумматора вл етс выходом коррел тора, управл ющий вход общего регистра вл етс первым тактовым входом коррел тора , введены коммутатор и М регистров , упра вл ющие входы которых объединены и вл ютс вторым тактовымвходом коррел тора, информационный вход первого регистра вл етс вторым информационным входом коррел те ра, выход К-го регистра соединен с вторым информационным входом К-го. сумматора, выход каждого сумматора, кроме М-го, соединен с информационным входом(К+1)-го регистра, второй вход управлени К-го сумматора подключен к второму информационному выходу К-й чейки общего регистра, инфорг ационные входы чеек которого подключены к соответствующим выходам коммутатора, управл ющий вход которого объединен с управл ющим входом общего регистра, информационный вход коммутатора вл етс третьим информационным входом коррел тора. На фиг.1 изображена структурна схема коррел тора на фиг.2 - схема последовательности загрузки общего регистра. Цифровой коррел тор содержит М сумматоров 1, общий регистр 2 из М, чеек, коммутатор 3 и М регистров 4. Объединенные первые информационные входы сумматоров 1,. информационньй вход первого регистра, информационный вход коммутатора 3, объединенные управл ющие входы общего регистра 2 и коммутатора 3, объединенные тактовые входы регистров 4 и выход М-го сумматора 1 вл ютс соответственно первым, вторым и третьим информационными входами, первым и вторым тактовыми входами и выходом коррел тора. Выходы коммутатора 3 через общий регистр 2 соответственно св заны с входами управлени сумматоров 1 . Выход К-го регистра 4 (, .. ,М) подключен к второму информационному входу К-го сумматора-, выход которого кроме М-го сумматора, .соединен с информационным входом СК+1)-го регистра 4.Цифровой коррел тор pa6oTaet следующим образом в случае представлени сигнала Y двухразр дным двоичным кодом . .. Двоичный многоразр дный код X;, соответствующий значени м исследуемого случайного сигнала X, в момент времени t поступает на первые информационные входы сумматоров 1 группы. Двухразр дный двоичный код albl, соответствующий значени м второго сигнала Y, ;% моменты времени t,j/f записываетс импульсами с первого тактового входа коррел тора в двухразр дную чейку общего регистра 2, номер которой определ етс коммутатором 3. Общий регистр 2 с параллельными и последовательным вводом информации содержит М двухразр дных 31 чеек с номерами ,...,М. Если код а;Ь записан в чейку с номером К об щего регистра 2, то очередной код а , b . записываетс в чейку с номером (К+1)/ Если код ajb; записан в последнюю чейку регистра 2 с номе ром М, то код a, записываетс в первую чейку этого регистра. Содержимое чеек общего регистра 2 поступает на входы управлени соответству ющих сумматоров 1. Коррел тор содержит М.регистров 4 и М сумматоров 1. Запись информации в регистры 4 группы производитс импульсами с второго тактового входа коррел тора, частота следовани кото рых равна f. . В сумматорах 1, на вто рые информационные входы которых с выходов соответствующих регистров 4 подаютс коды S, формируютс суммы (-1). То есть в зависимости о двоичного кода аЬ новое значение чис ла S равно S; (S-X), (S+X). Вычисление казвдой ординаты оценки коррел ционной функции производитс за N циклов. Цикл состоит из М тактов , продолжительность которых равна l/fj . Такт начинаетс записью кода a-bj в соответствую1цую чейку общего регистра 2. Пусть ,2, , тогда в нулевой такт вычислени значение записываетс в первую чейку общего регистра 2 и в первом сумматоре 1 формируетс число. apC-l), которое в конце такта записываетс во второй регистр 4. В те чение nepBipro такта вычислени во вторую чейку общего регистра 2 записываетс число а,Ь, в первом и втором сумматорах 1 группы формируютс соответственно суммы S Х.а ( -1)0 и (-1) , которые в конце такта записываютс соответственно во второй и третий регистры 4. В последний (М-1)-й такт первого цикла в чейку общего регистра 2 с номером М записываетс число , а в сумматорах 1 с номерами ,..., М формируютс соответственно суммь Sj,.,X«.,ae(-1) SM..j-bX«.,a(-1)° s... Сумма 8д поступает на выход коррел тора . Последующие М тактов на выход устройства поочередно поступают сумм 5 -,.к-,(-1 S. .5: X, Если , то 5ц с выхода . коррел тора необходимо подать на вход первого регистра Р (). Тогда на выходе коррел тора в течение цикла с номером N формируютс поочередно сум-. ММ-11, XU.(-I) Два цикла формировани сумм 8| при. показаны на фиг.З. - , Если fp fJ f,/(м+1), то выходные суммы коррел тора равны Ч Т X К И / Дл .получени К-й ординаты оценки взаимной .коррел ционной функции сигналов X и У достаточно значение Sy умножить на коэффициент пропорциональности R,,, (K/f2 Коэффициент у зависит от способа преобразовани сигнгша У, который измен етс на интервале f-A.A в код аЬ. При вычислении экстремальной коррел ционной функции, котора дл узкополосных сигналов пропорциональна релейной коррел ционной функции Rs-ba -ilRt,,j.p, . V v fO при 1 при , J a t при ,.« 1 Y,Q 0 при других у При вычислении взаимной коррел ции функции исследуемого сигнала X с : опорным сигналом Y в течение первого цикла вычислени значени , ... ,а|ц. , соответствующие опорному сигналу, записываютс в общий регистр 2. В последующие циклы вычислени содержимое общего регистра 2 не измен етс . В этом режиме работы на вход первого регистра 4 коррел тора подаетс нулевой код, кажда сумма определ етсд за М тактов, а количёст во ординат (n/fj), где ,1,2, ..., зависит от времени анализа сигнала X. . При релейном алгоритме вычислени а - весова функци Го при LI npri Коррел тор вычисл ет оценку взаимной коррел ционной функции релейным с двум вспоь огательными сигналами методом, если jj Го при ; при других Y,, Г1 при где, С I О, при других Y; Z I и. 1а вспомогательные сигналы независимые от исследуемых сигналов X и Y и равномерно распределенные со ответствеИно на итерватапх -A,0j и ГО.А. в частн1 к случа х или , В этом режиме работы коррел тора коэффициент у А/2. 5 Если ,, то коррел тор определ - ет оценку автокоррел ционной функции. Введение в коррел тор группы регистров , коммутатора и дополнительных соединений позвол ет упростить коррел тор и производить вывод информации .последовательно без увеличени общего времени анализа, при этом число выходов снижаетс в М раз, где М число .вход щих в коррел тор сумматоров . Цифровой коррел тор обладает регул рной структурой при относительно небольшом количестве внешних вьшодов, поэтому он может быть выполнен в микроэлектронном исполнении, что позвол ет уменьшить габариты, стоимость и потребл емую мощность коррел тора.Figure 1 The invention relates to specialized tools of a computer and can be used to build multi-channel correlators that determine an estimate of the mutually correlation function of two signals. A parallel correlator is known that contains an input signal conversion unit, a pulse generator, shift registers, equivalence elements, and accumulators. Parallel information output in this correlator makes it difficult to organize the secondary processing of calculation results. The closest in technical essence to the present invention is a device containing two input analog-digital converters (ADC), a register, a pulse generator and adders, the information inputs of which are connected to the output of the first ADC, and the control inputs through the re, gist are connected to the output of the second The ADCs, clock inputs of all blocks are connected to the output of the pulse generator, and the outputs of the adders are the outputs of the correlator 2j. A disadvantage of this device is the complexity of its organization. In addition, a disadvantage is the relatively large number of outputs, which makes it difficult to output information to external devices and complicates the implementation of the correlator in microelectronic design. The purpose of the invention is to simplify the device. This circuit is achieved in that the digital correlator contains a common register of M cells, M adders, the first information inputs of which are combined and are the first information input of the correlator, the first control input of the K-th adder (, 2 ... M) connected to the first information output of the Kth cell of the general register, the output of the Mth adder is the output of the correlator, the control input of the general register is the first clock input of the correlator, the switch and the M registers are entered, the control inputs of which are combined and are in orym taktovymvhodom correlator, the input of the first register information is the second information input of the correlator those ra, yield K-th register coupled to a second data input of the K-th. the adder, the output of each adder, except for the M-th, is connected to the information input of the (K + 1) -th register, the second control input of the K-th adder is connected to the second information output of the Kth general register cell, the information inputs of which are connected to corresponding to the switch outputs, whose control input is combined with the general register control input, the switch information input is the third information input of the correlator. Figure 1 shows the structural diagram of the correlator of figure 2 - diagram of the loading sequence of the general register. The digital correlator contains M adders 1, general register 2 of M, cells, switch 3 and M registers 4. Combined first information inputs of adders 1 ,. the information input of the first register, the information input of switch 3, the combined control inputs of general register 2 and switch 3, the combined clock inputs of registers 4 and the output of the M th adder 1 are the first, second and third information inputs, the first and second clock inputs and exit correlator torah. The outputs of the switch 3 through common register 2 are respectively connected with the control inputs of the adders 1. The output of the K-th register 4 (, .., M) is connected to the second information input of the K-th adder-, the output of which, besides the M-th adder, is connected to the information input of the SC + 1) -th register 4. The digital correlator pa6oTaet as follows in the case of the representation of the signal Y by a two-digit binary code. .. The binary multi-digit code X ;, corresponding to the values of the random signal X under investigation, at the moment of time t goes to the first information inputs of adders of group 1. The two-bit binary code albl corresponding to the values of the second signal Y,;% times t, j / f is recorded by pulses from the first clock input of the correlator into the two-bit cell of general register 2, the number of which is determined by switch 3. General register 2 with parallel and sequential input of information contains M two-digit 31 cells with numbers, ..., M. If code a; b is written in the cell with the number K of general register 2, then the next code a, b. is written to the number cell (K + 1) / If the code is ajb; recorded in the last cell of register 2 with the number M, the code a, is recorded in the first cell of this register. The contents of the general register 2 are fed to the control inputs of the corresponding adders 1. The correlator contains M. registrars 4 and M adders 1. Recording information into registers of group 4 is produced by pulses from the second clock input of the correlator, the frequency of which is equal to f. . In adders 1, to the second information inputs of which the codes S are supplied from the outputs of the corresponding registers 4, sums (-1) are formed. That is, depending on the binary code ab, the new value of the number S is S; (S-X), (S + X). The calculation of the ordinate of the estimate of the correlation function is performed in N cycles. The cycle consists of M cycles, the duration of which is equal to l / fj. The beat begins by writing the code a-bj to the corresponding cell of general register 2. Let, 2, then the value is written to the first cell of general register 2 at the zero calculation step and a number is formed in the first adder 1. apC-l), which at the end of the clock cycle is recorded in the second register 4. During the nepBipro calculation cycle, the number a, b is recorded in the second cell of general register 2, the sums S X.a are formed in the first and second adders of group 1 (-1 ) 0 and (-1), which at the end of the clock cycle are written to the second and third registers, respectively. In the last (M-1) th cycle of the first cycle, the number in the general register 2 with the number M is written, and in the adders 1 with the numbers , ..., M are formed according to the sum Sj,., X “., Ae (-1) SM..j-bX“., A (-1) ° s ... The sum 8e goes to the output of the correlator. The subsequent M cycles to the output of the device alternately receive the sums 5 - ,. to -, (- 1 S. .5: X, If, then 5c from the output of the correlator must be fed to the input of the first register P (). Then, at the output of the correlator, during the cycle with the number N, alternately, the sum - MM-11, XU. (- I) Two cycles of formation of the sums 8 | at. are shown in FIG. 3. -, If fp fJ f, / (m + 1), then the output sums of the correlator are equal to T T X K I / To obtain the K th ordinate of the mutual correlation function of the signals X and Y, it is sufficient to multiply Sy by the proportionality coefficient R ,,, (K / f2 It depends on the method of transforming the signal V, which changes on the interval fA.A to the code ab. When calculating the extremal correlation function, which for narrowband signals is proportional to the relay correlation function Rs-ba -ilRt ,, jp, .V v fO at 1 with, J at with,. "1 Y, Q 0 with others y. When calculating the mutual correlation of the function of the signal under study X with: the reference signal Y during the first cycle of calculating the value, ..., and | c. corresponding to the reference signal are written to general register 2. In the subsequent calculation cycles, the contents of general register 2 do not change. In this mode of operation, a zero code is applied to the input of the first register 4 of the correlator, each sum is determined by M cycles, and the number of ordinates (n / fj), where, 1,2, ..., depends on the analysis time of the X signal. . In the case of the relay algorithm for computing a, the weighting function is Go for LI npri. The correlator calculates the estimate of the mutual correlation function by the relay with two auxiliary signals by the method if jj Go for; with other Y ,, Г1 with where, С I О, with other Y; Z I and. 1a auxiliary signals independent of the studied signals X and Y and uniformly distributed, respectively, on the i-A, 0j, and GO.A. in particular, to cases or, In this mode of operation of the correlator, the coefficient is y A / 2. 5 If ,, the correlator determines the estimate of the autocorrelation function. Introduction to the correlator of a group of registers, a switch and additional connections allows to simplify the correlator and produce information output sequentially without increasing the total analysis time, while the number of outputs decreases M times where M is the number of adders entering the correlator. The digital correlator has a regular structure with a relatively small number of external outputs, so it can be made in the microelectronic version, which allows to reduce the size, cost and power consumption of the correlator.
ajA,ajA,
Д« D "
Sl/Se 2Sl / Se 2
XsXs
uz.2uz.2