SU524202A1 - Устройство дл решени алгебраических уровнений - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ АЛГЕБРАИЧЕСКИХ УРАВНЕНИЙ

1

Изобретение относитс  к гибридной вычислительной технике и может быть использовано при разработке специализированных гибридных зычисдитрльных машин и вычислителей дл  решени  конечных уравнений.

Известны аналоговые и квазианалоговые моделирующие устройства, предназначенные дл  решени  конечных уравнений, реализующие метод минимизации штрафной функции . Наиболее близким техническим реше- нием  вл етс  устройство дл  решени  алгебраических уравнений, содержащее одноразр дный сумматор, селектор нулевого кода, реверсивный счетчик, выходы старших разр дов которого соединены со входами дешиф ратора, а выходы младших разр дов - с первым входом блока умножени , второй вход которого подключен к выходу первого сумматора , а выход соединен с первым входом второго сумматора, элемент И, первый вход которого соединен с выходом генератора импульсов, а выход подключен к счетному входу реверсивного счетчика, входы первого сумматора подключены соответственно к выходам первого и второго блоков

;пам ти, а второй и третий входы второго сумматора соединены соответственно с выходами третьего и четвертого блоков пам ти f23 .

Недостатками таких устройств  вл ютс  ограниченный класс решаемых задач и сравнительно сложна  структура.

С целью расширени  класса решаемых задач в предложенном устройстве входы блоков пам ти подключены к соответствую- шдм выходам дешифратора, выход второго сумматора через селектор нулевого кода подключен ко второму входу элемента И, а выходы знаковых разр дов первого и второго сумматоров соединены со входами одноразр дного сумматора, выход которого подключен к управл ющему входу реверсивного счетчика.

На чертеже приведена схема предложенного устройства.

Устройство содержит реверсивный счетчик 1; дешифратор 2; блоки 3, 4, 5 и 6 пам ти; сумматоры 7 и 8; блок 9 умножени ; селектор 10 нулевого кода; одноразр дный сумматор 11; элемент И 12; генератор 13 тактовых импульсов. Устройство работает следующим образом . Пусть необходимо отыскать действитель ные корни или точки локальных экстремумов уравнени  f (хО +V(x 0 В схеме реализуетс  кусочно-линейна  ал- проксимаци  вход щих в уравнение (1) фун кциональных зависимостей. Дл  этого аргу мент X, представленный в реверсивном сче чике 1 тт. разр дами, подраздел етс  на две части, которые представлены, соответственно р и 1 разр дами, что соответствуе разбиению его по формуле X XQ +6 (2 где iCg представлено р разр дами, а ,-T разр дами. Такое разбиение и использование систе мы счислени  с основанием (X позвол ет по лучить количество узлов аппроксимации, ра ное Q . Каждый узел аппроксимации представлен на выходе дешифратора 2 одной из выходных шин. В блоках 3, 4, 5 и 6 записываютс  со ответственно величины ординат о Х ), f (Хд)иЧ1(Хо) Д X Таким образом осуществл етс  изобра- лсение функций f и Ч и приближенных их пе вых производных в узлах аппроксимации. Интерпол ци  между узлами осуществл етс с помощью блока 9 и сумматоров 7 и 8. На выходе сумматора 7 образуетс  величина суммы приближенных первых произ водных в узлах аппроксимации i х)+ЧСх„) (х„) На выходе сумматора 8 образуетс  величи на суммы значений V и f , полученных на основе линейной интерпол ции f (X) t-Ч (х f х)+ ЧСХо) cSx С UQ) (Х)Д(х) Счетчик 1 будет измен ть свое состо ние в соответствии с выражением X х -&ig-ti(x )-sjg7t (Хд )}г.

1 - номер такта измерений;

blVn сч 1- знак ошибки в выр$ . жении (1) при Х«К ; (Xjj)- знак первой производной ощибки при X X ;

ормула изобретени 

Ф

Устройство дл  решени  алгебраических уравнений, содержащее одноразр дный сумматор , селектор нулевого кода, реверсивный счетчик, выходы старших разр дов которого соединены со входами дешифратора, а выхоfi величина щага приращени  К. Предположим, что знак кодируетс  сигналом логической единицы на выходе знакового разр да, а знак + - сигналом логического пул . Нетрудно видеть, что на выходе сумматора 11 без переноса будет сигнал логического нул , когда входные сигналы одинаковы: (+,+) или (-,-). Таким образом, сумматор 11 осуществл ет операцию умножени  знаков. Выходной сигнал этого сумматора будет переключать счетчик 1 из режима суммировани  в режим вычи- та11и  вс кий раз, когда будет измен тьс  знак С или , Зна измен етс , когда i проходит через корень уравнени  (1), а знак измен етс , когда проходит через точку экстремума. Ка)5одый раЗ; когда встречаетс  этот случай, 3 устройстве будут наблюдатьс  Majjbie кэлебаник вблизи корни или точки экстремума,. Переход от одного корн  или точки SKCTpe.Mytvfa к другим дол- жен производитьс  изменениеГЛ начального состо н-и  счетчика 1. В качестве селектора нулевого кода может быть использован элемент ИЛИ либо ИЛИНЕ--НЕ , Как только все разр ды кода на выходе сумматора 8 обрат тс  в нуль., выходной сигнал селектора 10 закроет эле - мент И 12 и остановит счетчик 1 в состо нии , соответствующем корню уравнени  (1). Остановка этого счетчика может быть произведена также, если величина кода ошиб1ш станет меньше определенпого значени , определ емого каким-либо 4iicnoM младших разр дов в преДставлт.ении , В этом слугае на входы селектора 10 должна подключатьс  только группа старших разр дов. В устройстве реализуетс  процесс автоматического решени  конечных уравнений типа (l). При необходимости к выходам дешифратора 2 могут быть подключены блоки пам ти дл  целого р да функций При увеличении числа входов сумматоров устройства количество слагаемых в уравнении (1) может быть увеличено. По сравнению с известными предложенное устройство обеспечивает расширение 1шасса ре,шаемых, задач.

ды младших разр дов - с первым входом блока умножени , второй вход которого подключен к выходу первого сумматора, а выход соединен с первым входом второго сумматора, элемент И, первый вход которого соединен с выходом генератора импульсов , а выход подключен к счетному входу реверсивного счетчика, входы первого сумматора подключены соответственно к выходам первого и второго блоков пам ти , а второй и третий входы второго сумматора соединены соответственно с выходами третьего и четвертого блоков пам ти, отличающеес  тем, что, с целью расширени  класса решаемых уравнений , входы блоков пам ти подключены

к выходам дешифратора, выход второго сумматора через селектор нулевого кода подключен ко второму входу элемента И, а выходы знаковых разр дов первого и второго сумматоров соединены со входами одноразр дного сумматора, выход которого подключен к управл юшему входу реверсивного счетчика.

Источники информации, прин тые во внимание при экспертизе:

1,Авт. св. СССР № 304600, кл. G 06 С 7/26, 1969 г.

2.Оранский А. М. Методы цифрового функционального преобразовани  в кн. Автоматы , гибридные и управл ющие машины, .изд. Наука, 1972 г.