SU517891A1 - Устройство дл извлечени корн третьей степени - Google Patents
Устройство дл извлечени корн третьей степениInfo
- Publication number
- SU517891A1 SU517891A1 SU2013576A SU2013576A SU517891A1 SU 517891 A1 SU517891 A1 SU 517891A1 SU 2013576 A SU2013576 A SU 2013576A SU 2013576 A SU2013576 A SU 2013576A SU 517891 A1 SU517891 A1 SU 517891A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- adder
- counter
- input
- inputs
- elements
- Prior art date
Links
Landscapes
- Fluidized-Bed Combustion And Resonant Combustion (AREA)
Description
1
Изобретение .относитс к вычислительной техНике.
Иззестны устройства дл извлечени корн третьей степени 1, 2. Одно из них 1 содержит три двоичных счетчика, каждый разр дный ВЫХОД первого из которых через первую группу элементов «И подключен к соответствующему входу второго счетчика, выход которого подключен ко вторым входам Первой группы элементов «И и ко входу третьего счетчика, выход которого подключен ко входу первого счетчика и ко входам второй группы элементов «И, другие входы которых соединены с разр дными выходами первого счетчика, а выходы соеди«ены со входами третьего счетчика. Это известное устройство характеризуетс «едостаточной точностью вычислений. В качестве прототипа выбрано устройство 2, содержаш,ее счетчик, первый и второй сумматоры, группы элементов «И и лилии задержки, при этом зыходы первого сумматора соединены с первыми входами первой группы элементов «И, выходы которых соединены со входами второго суМ|Матора, выход переполнени которого соединен со входо м счетчика и со входом цепочки последовательно соединенных трех лийий задержки. Однако оно имеет большой объем оборудовани .
С цельЮ сокращени оборудовани , выходы счетчика соединены с первыми входами второй и третьей групп элементов «И, выходы которых соединены со входами первого сумматора, а вторые входы соединены соответственно с выходами первой и второй линий задержки, выход третьей линии задержки соединен со вторыми входами первой группы элементов «И и со входом младшего разр да первого сумматора.
На чертеже представлена схе.ма описываемого устройства.
Оно содержит счетчик 1, первый и второй сумматоры 2 и 3, первую, вторую и третью группы элементов «И 4, 5 и Q, первую, вторую и третью линии задержки 7, 8 и 9.
Перед началом работы устройства во все разр ды счетчика 1 и первого сумматора 2 занос тс «нули, а второго сумматора 3 - «единицы. Первый импульс, поступающий на
вход 10, устанавливает второй сум.матор 3 в «нуль. Импульс переполнени с выхода второго сумматора 3 подаетс на вход счетчика 1 и через первую, вторую и третью линии задержки 7, 8 и 9 - последовательно на вторые входы второй, третьей и первой групп элементов «И 5, 6 и 4, а также на вход младшего разр да второго сум.матора 3. После подачи одного импульса на вход, 10 «з счетчике 1 устанавливаетс код 00...0001, в
первом сумматоре 2 - код 00...ООН, поскольКУ содержимое -счетчика передаетс в первый сумматор 2 по каждому разр ду соответственно и со сдвигом влево на один разр д (осуществл етс ум-ножение на коэффициент 3), а во втором сумматоре 3 - код 11... 1001, поскольку содержимое первого- сумматора 2 передаетс во второй сумматор 3 обратным кодом со сдвигом на один разр д влево, и в младший разр д второго сумматора 3 заноситс «единица.
Аналогичные вычислени производ тс дл каждого последующего импульса, поступающего на вход 10 в соответствии с зависимост ми:
Cft+i - Cft + 1, 1, если Cft+i S52
Пи 1-1 О, если Cft4i 2,
Уй+1 : УЙ -f ПйчЬ
Sk+i - 5й + riftf 1 (ЗУй+i), Cft+i - Cft+i + Пй+1 (25ft+i + 1),
где C/t+i - промежуточное значение «ода во втором сумматоре 3;
h - сигнал переполнени второго сумматора 3 и его разр дность соответственно;
Ch, Yii и Sii - значени кодов на /г-м цикле во втором сумматоре 3, счетчике 1 и в первом сумматоре 2 соответственно.
Если на вход 10 поступает количество импульсов , равное числу х, то в счетчике на3
капливаетс величина .
Работа устройства иллюстрируетс приведенной таблицей.
Эффективность изобретени заключаетс в сокращении количества оборудовани на один сумматор и регистр при тех же функциональных возможност х.
Claims (2)
1.Авт. св. СССР, № 359649, кл. G 06f 7/38, 1971.
2.А. А. Воронов и др. Цифровые аналоги дл систем автоматического управлени , изд.
АН СССР, 1960.
LI
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2013576A SU517891A1 (ru) | 1974-04-08 | 1974-04-08 | Устройство дл извлечени корн третьей степени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2013576A SU517891A1 (ru) | 1974-04-08 | 1974-04-08 | Устройство дл извлечени корн третьей степени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU517891A1 true SU517891A1 (ru) | 1976-06-15 |
Family
ID=20581200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2013576A SU517891A1 (ru) | 1974-04-08 | 1974-04-08 | Устройство дл извлечени корн третьей степени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU517891A1 (ru) |
-
1974
- 1974-04-08 SU SU2013576A patent/SU517891A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU517891A1 (ru) | Устройство дл извлечени корн третьей степени | |
SU392494A1 (ru) | I ВСЕСОЮЗНАЯ|j;rn-:-fVi|O.TF)inHMFnMMАвторыЗа вительКиевска экспедици Украинского научно-исследовательскогогеологоразведоуного институтаSHSJiHOTEKA | |
SU491129A1 (ru) | Устройство дл возведени двоичных чисел в третью степень | |
SU1183960A1 (ru) | Устройство для умножения | |
JPS5759245A (en) | Double-length multiplier | |
SU955043A1 (ru) | Квадратор | |
SU815726A1 (ru) | Цифровой интегратор | |
US3192369A (en) | Parallel adder with fast carry network | |
SU758149A1 (ru) | УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ постоянного ДВОИЧНОГО ЧИСЛА НА· ЧИСЛО, ПРЕДСТАВЛЕННОЕ ' В УНИТАРНОМ КОДЕ 1 | |
SU675421A1 (ru) | Цифровой квадратор | |
SU419896A1 (ru) | Цифровой вычислитель функций синуса и косииуса | |
SU686034A1 (ru) | Многоканальное цифровое сглаживающее устройство | |
SU499569A1 (ru) | Аналого-цифровое множительное устройство | |
SU413479A1 (ru) | ||
SU769537A1 (ru) | Квадратор | |
SU557377A1 (ru) | Устройство дл вычитани неравномерных частотно-импульсных последовательностей | |
SU840899A1 (ru) | Устройство дл возведени в квадрат ипОлучЕНи РАзНОСТи КВАдРАТОВ чиСлО-иМпульС-НОгО КОдА | |
SU596952A1 (ru) | Устройство дл решени систем дифференциальных уравнений | |
SU1517026A1 (ru) | Устройство дл делени | |
SU525116A1 (ru) | Частотный интегратор | |
SU734678A1 (ru) | Устройство дл суммировани | |
SU556446A1 (ru) | Устройство дл вычислени полиномов | |
SU474018A1 (ru) | Устройство дл моделировани процесса вхождени в синхронизм резонансной системы фазировани | |
JPS55164942A (en) | Division circuit | |
SU1266009A1 (ru) | Устройство дл формировани интегральных характеристик модул рного кода |