SU516185A1 - Цифровое устройство формировани фазового сдвига - Google Patents
Цифровое устройство формировани фазового сдвигаInfo
- Publication number
- SU516185A1 SU516185A1 SU2046458A SU2046458A SU516185A1 SU 516185 A1 SU516185 A1 SU 516185A1 SU 2046458 A SU2046458 A SU 2046458A SU 2046458 A SU2046458 A SU 2046458A SU 516185 A1 SU516185 A1 SU 516185A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- phase
- code
- output
- divider
- frequency
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
1
Изобретение предназначено дл использовани в области радиоизмерений и, в час1ностн, дл имитации задержек радиолокационны.х сигналов.
Известно цифровое устройство формироваВИЯ фазового сдвига, содержащее задающий генератор, подключенный через первый делитель частоты к первому входу основного фазового детектора, второй вход которого подключен к выходу второго делител частоты, установочный вход которого соединен е выходом управл ющего генератора, и датчик кода фазы , старщие разр ды которого подключены ко входам второго элемента сравнени , другие входы которого соединены с выходами второго делител частоты, другие выходы второго делител частоты гюдключены к выходам первого элемента сравнени .
Однако в известном устройстве требуемый фазовый сдвиг между выходными сигналами не может быть сформирован непосредственно, без дополнительных вычислений, из управл ющего двоичного кода.
Цель изобретени - расширение функцнональных возможностей устройства.
Указанна цель достигаетс за счет того, что в устройство дополнительно введены преобразователь пр мого кода в дополнительный, фазовый детектор, делитель напр жени и сумматор, причем первый вход дополнительного фазового детектора соединен с выходом первого элемента сравнени , второй вход дополнительного фазового детектора подключен к выходу первого делител частоты, а выход упом нутого фазового детектора через делитель напр жени подключен к первому входу сумматора, второй вход которого соединен с выходом основного фазового детектора, а выход сумматора соединен со входом управл юluero генератора, при этом входы преобразовател пр мого кода в дополнительный подключены к младщим разр дам датчика кода фазы, а выходы преобразовател пр мого кода в дополнительный соединены со входами первого элемента сравнени .
На чертеже нредставлена структурна электрическа схема цифрового устройства формировани фазового сдвига.
Устройство содержит задающий генератор 1, управл ющий генератор 2, перестраиваемые по частоте второй 3 и первый 4 делители частоты , содержащие соответственно р и q двоичных разр дов, первый 5 и второй 6 элементы сравнени кодов, датчик 7 кода фазы, преобразователь 8 пр мого кода в дополнительный , дополнительный 9 и основной 10 фазовые детекторы, делитель 11 напр жени и сумматор 12.
Claims (3)
- На чертеже введены следующие дополнительные обозначени ; Иьит, flm+l . . . . йп - управл ющий ДВОИЧНЫЙ код; aiОт - двоичный код т-младших разр дов датчика 7; Qm+lCln - двоичный КОД ( - ГП) старших разр дов датчика 7; bibmb-p - код с выходов р-разр дного делител 3; . - выходной КОД првобразовател 8 нр мого кода в дополнительный. Управл ющий генератор 2, второй делитель 3, первый элемент 5 сравнени кода, фазовые детекторы 9, 10, делитель напр жени 11 и сумматор 12 образуют систему фазовой автоподстройки частоты, котора осуществл ет слежение за фазой выходного сигнала первого делител 4. Управление управл ющим генератором 2 осуществл етс сигналом ошибки фазовых детекторов 9 и 10, поступающим с выхода сумматора 12. Весовые коэффициенты сумматора 12 различны благодар наличию делител напр жени 11 в цепи дополнительного фазового детектора 9, причем коэффициен ,т передачи делител напр жени 11 меньше единицы. В случае частотной или фазовой расстройки сигналов, действующих на входах фазовых детекторов 9, 10, возникает сигнал рассогласовани , который воздействует на управл ющий генератор 2 до тех пор, пока не выполн етс равенство где /о - частота задающего генератора 1; f - частота управл ющего генератора
- 2. Формирование выходных импульсов, сдвинутых относительно опорного сигнала, снимаемого с выхода первого делител 4, производитс при помощи элементов 5, 6 сравнени кода. Вначале рассмотрим более простой случай, когда значени т-младших разр дов управл ющего кода, поступающего с выходов датчика 7, равны нулю. В этом случае выходной импульс элемента 5 сравнени кода синфазен выходному сигналу второго делител 3, а выходные импульсы элемента 6 сравнени кода при нулевом управл ющем коде совпадают по фазе с выходным сигналом первого делител 4. Как известно, разность фаз сигналов на выходах фазового детектора в системе фазовой автоподстройки частоты в установившемс режиме зависит от типа дискриминационной характеристики фазового детектора . В дальнейшем будем исходить из того, что фазовые детекторы 9, 10 имеют пилообразную характеристику, линейную в диапазоне + 180°. В этом случае посто нный фазовый сдвиг между сигналами равен 180° и может быть легко скомпенсирован съемом выходного сигнала с инверсного выхода триггера старшего разр да делител
- 3. При других дипах дискриминационной характеристики компенсаци посто нного фазового сдвига не вызывает затруднений . С учетом вышеизложенного выходные импульсы элемента 6 сравнени кодов совпадают по фазе с выходными импульсами первого делител 4 при нулевом управл ющем коде. Формирование требуемого фазового сдвига осуществл етс элементом 6 сравнени кодов, выходные импульсы которого вырабатываютс в моменты совпадени кодов разр дов делител 3 и датчика 7. Величина фазового сдвига может измен тьс от О до 360° с дискретом, определ емым периодом частоты f и равным где срвых - величина фазового сдвига в градусах; X - значение (п - т)-старших разр дов кода фазы, выраженное в дес тичной системе, определ емое по формуле X .-- а,п, 1 2 + а,„+2 2 I+ «н um+iа„ - двоичный код (п - - т)-старших разр дов датчика 7. Формирование фазовых сдвигов с дискретом , равным доле периода тактовой частоты, производитс ири помощи элемента 5 сравнени кода преобразовател 8 и фазового детектора 9. Предположим, что необходимо сформировать фазовый угол, опредл емый кодом т-младших разр дов датчика 7, численное значение которого равно у, причем О у / . а,2 + а, - 2 + . - - . ,„ (3) где QIйт - двоичный код т-младших разр дов датчика 7. На входы элемента сравнени кодов 5 пост}пают следующие коды: т-младших разр дов делител 3 и выходной код преобразовател 8, который формирует дополнительный код из пр мого кода первых разр дов датчика 7. Элемеит сравнени кода 5 формирует импульсную последовательность, опережающую выходные импульсы второго делител 3, на фазовый угол, определ емый значением у. Величина фазового сдвига на выходе элемента сравнени кодов 5 относительно выходного делител 3 определ етс выражением 0 -:-V. 2 Знак минус в выражении (4) показывает, что выходной сигнал элемента сравнени кодов 5 вл етс опережающим. Фазовое рассогласование ф вызывает по вление сигнала ошибки на выходе дополнительного детектора 9, что приводит к изменению частоты управл ющего генератора 2, в результате чего фаза выходного сигнала делител 3 будет отставать от своего первоначального значени . Этот фазовый сдвиг в свою очередь приведет к по влению сигнала ошибки на выходе основного фазового детектора 10, котора будет иметь знак, противоположный ошибке на выходе дополнительного фазового детектора 9, т. е.. бует стремитьс вернуть фазу выходного сиг нала в исходное положение. В результате действи этих двух сигналов после окончани переходного процесса фаза выходного сигнала изменитс на некоторый угол ф - ф, так как коэффициент передачи К. делител 4/С 1. При определенном выборе коэффициента передачи делител /С можно добитьс того, что изменение фазового угла между опорным сигналом с выхода делител 4 и выхода делител 3 будет измен тьс пропорционально управл ющему коду с дискретом, кратным доле периода тактовой частоты. Действительно, допустим , что величина кода фазы датчика 7 изменилась на величину у. Тогда после окончани переходного процесса фаза выходного сигнала делител 3 изменитс на величину ф, а рассогласование на входах фазового детектора 9 будет, очевидно, равно ф - ф, так как система находитс в установившемс состо нии , то будет справедливо равенство ( ср-Ср)/Гд./( Ср/Сд, где /Сд - крутизна дискриминационной характеристики . Подставл в последнее выражение (4), получим .-ч 2«(+1) Если коэффициент К. будет удовлетвор ть условию то подставл (6) в (5) получим - .360-У ./7 - .упгП ( Итак, можно сделать важный вывод: импульсы с выхода делител 3 при выполнении услови (6) могут быть сдвинуты на фазовый угол, величина которого определ етс значением кода фазы, а дискрет равен доле периода тактовой частоты задающего генератора. Величина фазового сдвига выходного сигнала относительно опорного с выхода делител 4 с учетом выражени (3) и (7) примет вид: ).(8) Цифровое устройство формировани фазового сдвига может быть использовано и в качестве цифрового фазовращател , осуществл ющего задержку входных импульсов в зависимости от унравл ющего кода датчика 7. В этом случае возможно два варианта работы устройства: фазовращатель высокочастотного сигнала и фазовращатель низкочастотных импульсор В первом случае выходные сигналы снимаютс с выходов генераторов I и 2, при этом элемент 6 может отсутствовать. Во втором случае входной сигнал поступает непосредственно на входы фазовых детекторов 9 и 10, при этом генератор 1 и делитель 4 должны быть исключены из схемы. Таким образом, цифровое устройство фор .мировани фазового сдвига имеет преимущества по сравнению с прототипом, так как позвол ет формировать фазовый сдвиг с дискретом, равным доле периода тактовой частоты непосредственно от управл ющего двоичного кода без применени специального арифметического устройства и, следовательно, аппаратурно оно вл етс более простым и экономичным. Кроме того, предлол енное устройство имеет более широкую область применени , так как может быть использовано не только в качестве двухканального фазосдвигающего устройства, но и в качестве фазовращател . Формула изобретени Устройство формировани фазового сдвига, содержащее задающий генератор, подключенный через первый делитель частоты к первому входу основного фазового детектора, второй вход которого подключен к выходу второго делител частоты, установочный вход которого соединен с выходом управл ющего генератора, и датчик кода фазы, старшие разр ды которого подключены ко входам второго элемента сравнени , другие входы которого соединены с выходами второго делител частоты, другие выходы второго делител частоты подключены ко входам первого элемента сравнени , отличающеес тем, что, с целью расширени функциональных возможностей устройства, в него дополнительно введены преобразователь пр мого кода в дополнительный , фазовый детектор, делитель напр жени и сумматор, причем первый вход дополнительного фазового детектора соединен с выходом первого элемента сравнени , второй вход дополнительного фазового детектора подключен к выходу первого делител частоты , а выход упом нутого фазового детектора через делитель напр лсени подключен к первому входу сумматора, второй вход которого соединен с выходом основного фазового детектора, а выход сумматора соединен со входом управл ющего генератора, при этом входы преобразовател пр мого кода в дополнительный подключены к младшим разр дам датчика кода фазы, а выходы преобразовател пр мого кода в дополнительный соединены со входами первого элемента сравнени .Vn
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2046458A SU516185A1 (ru) | 1974-07-12 | 1974-07-12 | Цифровое устройство формировани фазового сдвига |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2046458A SU516185A1 (ru) | 1974-07-12 | 1974-07-12 | Цифровое устройство формировани фазового сдвига |
Publications (1)
Publication Number | Publication Date |
---|---|
SU516185A1 true SU516185A1 (ru) | 1976-05-30 |
Family
ID=20591808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2046458A SU516185A1 (ru) | 1974-07-12 | 1974-07-12 | Цифровое устройство формировани фазового сдвига |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU516185A1 (ru) |
-
1974
- 1974-07-12 SU SU2046458A patent/SU516185A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4030045A (en) | Digital double differential phase-locked loop | |
US3551826A (en) | Frequency multiplier and frequency waveform generator | |
US3882403A (en) | Digital frequency synthesizer | |
GB2289173A (en) | Fractional-N frequency synthesis with residual error correction | |
JPH10327071A (ja) | 分数性位相同期ループコヒーレント周波数シンセサイザ | |
US3984771A (en) | Accurate digital phase/frequency extractor | |
US3144623A (en) | Frequency generator system | |
JPH04356804A (ja) | デジタル信号合成方法及び装置 | |
GB2241397A (en) | Circuit for generating a signal coupled to a reference signal | |
US4145667A (en) | Phase locked loop frequency synthesizer using digital modulo arithmetic | |
SU516185A1 (ru) | Цифровое устройство формировани фазового сдвига | |
US4494243A (en) | Frequency divider presettable to fractional divisors | |
US4414535A (en) | Magnetic resonance gyro signal processor | |
US4396991A (en) | Long term response enhancement for digital phase-locked loop | |
SU599335A1 (ru) | Цифровой двухфазовый генератор синусоидальных сигналов | |
SU569001A1 (ru) | Управл емый цифровой делитель частоты дл систем фазовой автоподстройки частоты | |
SU362465A1 (ru) | ЦИФРОВОЕ УСТРОЙСТВО дл ВОСПРОИЗВЕДЕНИЯ ФАЗОВЫХ СДВИГОВ | |
SU1757080A1 (ru) | Устройство дл цифрового фазового детектировани импульсных последовательностей на неравных частотах | |
SU972523A1 (ru) | Устройство дл определени модул и аргумента вектора | |
SU1172011A1 (ru) | Цифровой синтезатор частоты | |
SU934521A1 (ru) | Преобразователь угла поворота вала в код | |
SU871312A2 (ru) | Генератор парных импульсов | |
SU1525880A1 (ru) | Устройство формировани сигналов | |
JP2541109B2 (ja) | Pll方式オフセット周波数合成回路 | |
SU497708A1 (ru) | Фазовый дискиминатор |