SU362465A1

SU362465A1 - ЦИФРОВОЕ УСТРОЙСТВО дл ВОСПРОИЗВЕДЕНИЯ ФАЗОВЫХ СДВИГОВ

Info

Publication number: SU362465A1
Application number: SU1628974A
Authority: SU
Inventors: В. Л. Соловьев В. Б. Игнатьев В. И. Мутанов
Original assignee: Авторы изобретени витель
Priority date: 1971-03-01
Filing date: 1971-03-01
Publication date: 1972-12-13

Description

1

Известны цифровые устройства дл воспроизведени фазовых сдвигов, содержащие задающий генератор, св занный с делителем частоты , выходы которого соединены с одними входами блока сравнени , другие входы которого подключены к выходам блока установки кода фазового сдвига, счетный триггер, фильтры и схемы совпадени .

Однако известные устройства не обеспечивают требуемого диапазона преобразуемых частот.

С целью расщирени диапазона преобразуемых частот в предлагаемое устройство введены схема однозначности и схема неоднозначности и триггер с раздельным управлением, при этом выход счетного триггера соединен с первыми входами схем однозначности и неоднозначности , вторые входы которых подключены к выходу старщего разр да блока установки кода фазового сдвига, а выходы схем однозначности и неоднозначности соединены с одними входами схем совпадений, другие входы которых подключены к выходу блока сравнени , а выходы схем совпадени соединены с соответствующими входами триггера с раздельным управлением.

На чертеже приведена блок-схема предлагаемого устройства.

Предлагаемое цифровое устройство содержит задающий генератор /, делитель 2 частоТЫ , счетный триггер , блок 4 сравнени кодов , схему 5 однозначности, схему 6 неоднозначности , схемы 7 и S совпадени , триггер 9 с раздельными входами, фильтры 10 и 11 низких частот и блок 12 установки кода фазового сдвига.

Выходные импульсы задающего генератора / поступают на вход делител 2 частоты, имеющего п - 1 разр д.

Выходной сигнал делител 2 частоты поступает на счетный триггер 5, выход которого св зан с фильтром 10 низкой частоты, с последнего снимаетс опорное напр жение.

Выходные сигналы разр дов делител 2 частоты (переменный код Ci ... fln-i) поступают на блок 4 сравнени кодов, на другие входы которого завод тс все разр ды, кроме старщего, кода bi... bn установки, поступающие с блока 12 установки кода фазового сдвига.

В моменты равенства кодов блок 4 сравнени кодов вырабатывает импульс, поступающий на схемы совпадени 7 и S. Со счетного триггера 3 вы.ходной сигнал кода а„ и старщий разр д кода Ьп с блока 12 установки кода фазового сдвига заведены на схему 5 однозначности, реализующую логическую

функцию unbn + cinbn и схему 6 неоднозначности , котора реализует функцию апЬп +

+ аиЬпВыходные сигналы схем 5 однозначности и схемы 6 неоднозначности, представл ющие собой противофазные меандры, поступают на входы схем 7 и S совпадени . Выходной импульс схемы совпадени 7 смещаетс относительно момента равенства нулю кода а, а... ..., а-п на величину фазового угла, определенного кодом установки фазового угла bi, &2 пВыходной импульс схемы 8 совпадени смещаетс относительно выходного импульса схемы 7 совпадени всегда на 180°. Выходные сигналы схем 7 и S совпадени подаютс на раздельные входы триггера 9 фазопеременного канала, который формирует симметричный меандр, поступающий на фильтр 11 низких частот дл выделени первой гармоники. Предлагаемое устройство значительно расшир ет частотный диапазон выходных сигналов в область высоких частот и уменьшает величину дискрета фазового сдвига.

Предмет изобретени

Цифровое устройство дл воспроизведе}1и фазовых сдвигов, содержащее задающий генератор , св занный с делителем частоты, выходы которого соединены с одними входами блока сравнени , другие входы которого подключены к выходам блока установки кода фазового сдвига, счетный триггер, фильтры, схемы совпадени , отличающийс тем, что, с целью расширени диапазона преобразуемых частот, в него введены схема однозначности и схема неоднозначности и триггер с раздельным управлением , причем выход счетного триггера соединен с первыми входами схем однозначности и неоднозначности, вторые входы которых подключены к выходу старшего разр да блока установки кода фазового сдвига, а выходы схем однозначности и неоднозначности соединены с однимн входами схем совпадений, другие входы которых подключены к выходу блока сравненн , а выходы схем совпадени соединены с соответствующими входами триггера с раздельным унравлеанем.

W

/2