SU403096A1 - УСТРОЙСТВО дл СИНХРОНИЗАЦИИ двоичных СИГНАЛОВ - Google Patents
УСТРОЙСТВО дл СИНХРОНИЗАЦИИ двоичных СИГНАЛОВInfo
- Publication number
- SU403096A1 SU403096A1 SU1699875A SU1699875A SU403096A1 SU 403096 A1 SU403096 A1 SU 403096A1 SU 1699875 A SU1699875 A SU 1699875A SU 1699875 A SU1699875 A SU 1699875A SU 403096 A1 SU403096 A1 SU 403096A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- pulses
- output
- phase
- outputs
- frequency divider
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
Изобретение может быть использовано в системах св зи, предназначенных дл передачи дискретных сообпдений, в частности в системах передачи данных, в телеграфии и в системах с импульсно-кодовой модул цией.
Известны устройства дл синхронизации двоичных сигналов, в которых дл повышени точности фазировани используетс реверсивный счетчик, а дл уменьшени времени вхождени в фазу примен етс устройство переменного коррекционного эффекта.
Однако в известных фазирующих устройствах дл повышени точности фазировани следует увеличить коэффициент делени делител частоты, или увеличивать емкость реверсивного счетчика, что усложн ет устройство и увеличивает врем вхождени в фазу.
С целью повышени точности фазировани в предлагаемом устройстве первые выходы двух фазовых дискриминаторов соединены со вторым входом третьего фазового дискримпнатора , а вторые выходы соединены с включенным последовательно реверсивным счетчиком и блоком переменного коррекционного эффекта, выходы которого подключены к каскадам вычитани и добавлени импульсов параллельно выходам третьего фазового дискриминатора .
Иа чертеже дана блок-схема предлагаемого устройства.
Иа вход блока 1, определ юш,его положение границы между элементами сигнала-посылками , ноступает манипулированное колебание, а с его выхода снимаютс короткие импульсы,
соответствующие границам между посылками. Задающий генератор 2 выдает последовательность коротких высокочастотных импульсов. В каскаде вычитани 3 осуществл етс вычитание (исключение) из последовательности
импульсов на выходе задающего генератора 2 определенного числа импульсов. В каскаде добавлени 4 осуществл етс добавление к последовательности импульсов на выходе задающего генератора 2 определенного числа импульсов . 1-1мпульсный делитель частоты 5 имеет три выхода а, б, в. С выхода б снимаютс выходные импульсы устройства фазировани , используемые далее в приемнике. С выхода а снимаютс импульсы, опережающие на величину выбранного временного интервала tn от импульсов на выходе б. С вы.хода в снимаютс импульсы, отстающие во времени на величину tn от импульсов с выхода б. В дополннтельных фазовых дискриминаторах 6 и 7 сопоставл етс временное положение импульсов, соответствующих границам между посылками соответственно с импульсами выходов а и а импульсного делител частоты. Выходы фазовых дискриминаторов 6 и 7 подсоединены ко
входу основного фазового дискриминатора 8.
Кроме того, па фазовый дискриминатор поступают импульсы с выхода б импульсного делител частоты. В основном фазовом дискриминаторе 8 сопоставл етс временное положение импульсов, поступающих от фазовых дискриминаторов 6 и 7 импульсами, поступающими от импульсного делител частоты 5. В результате этого сопоставлени от фазового дискриминатора поступают импульсы либо на каскад вычитани 3, либо на каскад добавлени 4. Фазовые дискриминаторы 6 и 7 соединены также с реверсивным счетчиком 9, выходы которого подаютс на устройство 10 переменного коррекционного эффекта. Последнее , в свою очередь, управл ет каскадами вычитани 3 и каскадами добавлени 4.
Устройство работает следующим образом.
При его включении импульсы с выхода блока 1, соответствующие границам между элементами сигнала, поступают на фазовые дискриминаторы 6 и 7. Если временное рассогласование между этими импульсами и импульсами , поступающими с выхода б импульсного делител частоты 5, превыщает величину tn, то с фазового дискриминатора 6 или с фазового дискриминатора 7 (в зависимости от знака рассогласовани ) поступают импульсы на реверсивный счетчик 9 и далее на устройство 10; с последнего управл ющие импульсы поступают на каскад вычитани 3 или каскад добавлени 4. При достаточно большом фазовом рассогласовании (большем tn) работают эти цепи, и устройство 10 обеспечивает достаточно быстрое вхождение в синхронизм. Если фазовое рассогласование мало (меньше „), то с фазового дискриминатора 6 или с фазового дискриминатора 7 импульсы поступают на фазовый дискриминатор 8, где их положение сопоставл етс с временем по влени импульсов с выхода б импульсного делител частоты 5. В зависимости от знака рассогласовани с фазового . дискриминатора 8
поступают управл ющие импульсы на каскад вычитани 3 и каскад добавлени 4.
В установивщемс режиме или при малом
фазовом рассогласовании значительно смещенные во времени импульсы с выхода блока
1 практически.не оказывают вли ние на работу устройства. В этом режиме весьма мала
веро тность того, что с выхода реверсивного
счетчика 9 подаетс импульс на устройство 10.
Таким образом, ввиду того, что на работу устройства вли ют лишь мало смещенные импульсы , повышаетс точность его работы. Исключение сильно смещенных импульсов уменьшает дисперсию закона распределени смещени импульсов и уменьшает коррел цию между их смещени ми, что, в свою очередь, уменьшает дисперсию закона распределени выходных имлульсов (выход б импульсного делител частоты 5).
Предмет изобретени
Устройство дл синхронизации двоичных
сигналов, содержащее генератор, подключенный через каскады вычитани и добавлени импульсов к входу делител частоты, выходы которого соединены с первыми входами трех фазовых дискриминаторов, вторые входы двух
фазовых дискриминаторов подключены к выходу каскада формировани фронтов сигнала, отличающеес тем, что, с целью повышени точности фазировани , первые выходы двух фазовых дискриминаторов соединены со вторым входом третьего фазового дискриминатора , а вторые выходы соединены с включенными последовательно реверсивным счетчиком и блоком переменного коррекционного эффекта , выходы которого подключены к каскадам
вычитани и добавлени импульсов параллельно выходам третьего фазового дискриминатора .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1699875A SU403096A1 (ru) | 1971-09-27 | 1971-09-27 | УСТРОЙСТВО дл СИНХРОНИЗАЦИИ двоичных СИГНАЛОВ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1699875A SU403096A1 (ru) | 1971-09-27 | 1971-09-27 | УСТРОЙСТВО дл СИНХРОНИЗАЦИИ двоичных СИГНАЛОВ |
Publications (1)
Publication Number | Publication Date |
---|---|
SU403096A1 true SU403096A1 (ru) | 1973-10-19 |
Family
ID=20488714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1699875A SU403096A1 (ru) | 1971-09-27 | 1971-09-27 | УСТРОЙСТВО дл СИНХРОНИЗАЦИИ двоичных СИГНАЛОВ |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU403096A1 (ru) |
-
1971
- 1971-09-27 SU SU1699875A patent/SU403096A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4545061A (en) | Synchronizing system | |
US3878527A (en) | Radiant energy receiver circuits | |
JP7354075B2 (ja) | 位相補正装置及び測距装置 | |
US4639680A (en) | Digital phase and frequency detector | |
US4370653A (en) | Phase comparator system | |
US4095226A (en) | System for communication | |
JPS61296843A (ja) | コ−ド化デイジタル・デ−タ用信号対雑音比指数生成装置および方法 | |
US3078344A (en) | Phase demodulation of keyed carrier by use of synchronous gating, with phase lock driven step wise in response to forbidden output | |
US2844816A (en) | Radio navigation systems | |
SU403096A1 (ru) | УСТРОЙСТВО дл СИНХРОНИЗАЦИИ двоичных СИГНАЛОВ | |
US3646446A (en) | Binary information receiver for detecting a phase modulated carrier signal | |
GB1044096A (en) | Improvements relating to frequency control circuits for oscillators | |
US3141930A (en) | Digital signal synchronizer system | |
US3537013A (en) | Digital phase lock loop | |
SU557508A1 (ru) | Цифровой когерентный демодул тор сигналов относительной фазовой модул ции | |
SU873438A1 (ru) | Совмещенна радиолини с шумоподобными сигналами | |
SU526996A1 (ru) | Устройство цифровой фазовой автоподстройки частоты | |
US3611142A (en) | Communication system with adaptive receiver | |
SU866771A1 (ru) | Устройство дискретной фазовой автоподстройки частоты | |
GB1096452A (en) | Electric signal transmission system | |
SU661842A1 (ru) | Устройство дл приема фазоманипулированных псевдослучайных сигналов | |
SU886254A2 (ru) | Синтезатор частот | |
SU1166331A1 (ru) | Устройство формировани синхронизирующих последовательностей | |
SU873453A1 (ru) | Цифровой когерентный частотно-фазовый демодул тор | |
SU1677874A1 (ru) | Устройство тактовой синхронизации |