SU485392A1 - Digital Time Discriminator - Google Patents

Digital Time Discriminator

Info

Publication number
SU485392A1
SU485392A1 SU1950303A SU1950303A SU485392A1 SU 485392 A1 SU485392 A1 SU 485392A1 SU 1950303 A SU1950303 A SU 1950303A SU 1950303 A SU1950303 A SU 1950303A SU 485392 A1 SU485392 A1 SU 485392A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
counter
output
circuit
strobe
Prior art date
Application number
SU1950303A
Other languages
Russian (ru)
Inventor
Юрий Павлович Озерский
Аркадий Иосифович Цирлин
Original Assignee
Московский Ордена Трудового Красного Знамени Физико-Технический Институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Московский Ордена Трудового Красного Знамени Физико-Технический Институт filed Critical Московский Ордена Трудового Красного Знамени Физико-Технический Институт
Priority to SU1950303A priority Critical patent/SU485392A1/en
Application granted granted Critical
Publication of SU485392A1 publication Critical patent/SU485392A1/en

Links

Description

1one

i Изобретение относитс  к радиотехнике и может быть использовано в радиэизмерительной технике и в системах автоматического управлени .i The invention relates to radio engineering and can be used in radio metering technology and in automatic control systems.

Известны цифровые временные дискрими наторы, содержащие триггер, схемы И, ИЛИ и счетчик импульсов, определ ющие врем  задержки исследуемого сигнала относительно импульса строба.Digital temporal discriminators are known that contain a trigger, AND, OR circuits, and a pulse counter, which determine the delay time of the signal under investigation relative to the gate pulse.

Однако при работе в услови х помех по вл етс  значительна  ошибка рассогласовани , .устранение которой требует существенного усложнени  конструкции дйскрими-i . натора.However, when operating in the conditions of interference, a significant mismatch error appears, which, if removed, requires considerable complexity in the design of heading-i. nator.

Предлагаемое устройство отличаетс  от известного тем, что оно снабжено дополнительным счетчиком и сумматором, один вход которого подключен к выходу допол .нительного счетчика, а другой - к выходу основного счетчика, один вход дополнительного счетчика соединен с выходом схемы ИЛИ, а другой св зан с выходом двухвходовой схемы И, на первые Bxoffcbi триггера и схемы ИЛИ подаетс  стробируемый сигнал, а на их вторые входы и на один The proposed device differs from the known one in that it is equipped with an additional counter and an adder, one input of which is connected to the output of an additional counter, and the other to the output of the main counter, one input of the additional counter is connected to the output of the OR circuit, and the other is connected to the output two-input circuit AND, the first Bxoffcbi of the trigger and the OR circuit is supplied with a gated signal, and their second inputs and one

вход основного счетчИка - импульс начала ртроба, второй вход основного счетчика рв зан с выходом трехвходовой схемы И, дни входы обеих схем И соединены с вырходом тактирующего сигнала, а другие р входом импульса строба. Это позволило повысить точность изме- зени  в услови х помех и упростить конртрукцию устройства.the main counter input is a pulse of the start of the rtrob, the second input of the main counter is tied to the output of the three-input circuit, And, the days the inputs of both schemes And are connected to the clock output signal, and the others are input to the gate pulse. This made it possible to improve the accuracy of the measurement in the conditions of interference and simplify the device's configuration.

i На чертеже изображена блок-схема предлагаемого цифрового временного дискриминатора .i The drawing shows a block diagram of the proposed digital time discriminator.

i Вход 1 импульса начала строба соедине с входами триггера 2 схемы ИЛИ 3 и 4. Вход 5 тактовых импульсов соединен с одними входами трехвходовой схемы |d 6 и двухвходовой схемы И 7. Вход 8 стробированного сигнала соединен с другими входами схемы ИЛИ 3 и триггера 2. рход 9 строба св зан с другими входами трехвходовой схемы И 6 и двухвходовой рхемы И 7, выход которой соединен с одним входом дополнительного счетчика 10, Ьыход которого соединен с одним входом румматора 11, второй вход которого соеди3485i Input 1 of the gate start pulse connected to the inputs of trigger 2 of the circuit OR 3 and 4. The input of 5 clock pulses is connected to one input of the three-input circuit | d 6 and two-input circuit AND 7. The input 8 of the gated signal is connected to other inputs of the OR circuit 3 and trigger 2 Gate 9 of the gate is connected to other inputs of the three-input circuit AND 6 and two-input circuit AND 7, the output of which is connected to one input of an additional counter 10, the output of which is connected to one input of the rummator 11, the second input of which is connected 3448

нен с выходом счетчика .4, .Выход триггера 2 соединен с третьим ;вхс).дрм схемы И 6, выход которой соёДИйеН.ti;BXi iJC)M счетчика 4. Выход схемы ИЛИ 3 соединен со вторым входом дополнительного -; ; етчика 1О. not with the output of the counter .4,. The output of the trigger 2 is connected to the third; VX) .drm circuit AND 6, the output of which is connected; BXi iJC) M counter 4. The output of the OR circuit 3 is connected to the second input of the auxiliary -; ; etchik 1O.

Дискриминатор работает следующим образом .The discriminator works as follows.

Импульсом начала строба со входа 1, счетчик импульсов 4 ставитс  в нулевое состо ние, счетчик 10 - в: состо ние, соот ветствующее числу, равному величине длительности строба в тактах, а триггер 2 в состо ние, при котором его выходное напр жение , подаваемое на схему И 6, совместно со стробом, также подаваемым на схему 6, разрешает прохождение тактовых импульсов с входа 5 через схему И 6 на счетчик тактовых импульсов 4.The pulse of the strobe beginning from the input 1, the pulse counter 4 is put in the zero state, the counter 10 - in: the state corresponding to the number equal to the strobe duration in cycles, and the trigger 2 in the state at which its output voltage supplied on circuit And 6, together with the gate, also supplied to circuit 6, allows the passage of clock pulses from input 5 through circuit And 6 to the counter of clock pulses 4.

Счетчик 4 начинает возрастающий счет импульсов. С началом строба схема И 7Counter 4 starts the incremental pulse count. From the beginning of the gate scheme And 7

пропускает тактовые импульсы на счетчик 10, который ведет обратный счет импульсов . Стробированный сигнал, поступающий на вход 8, представл ет собой два нормиро ванных импульса, рассто ние между которыми определ ет ширину стробируемого сигнала . Первый же входной нop шpOБaнный импульс сигнала или помехи с входа 8, совпавший со стробом, опрокидывает триггер 2, в результате чего поступление тактовых импульсов на счетчик 4 прекращаетс . К этому моменту на четчкке4 накапт иваетс  число, соответствующее времени, выраженному в тактах от начала строба до первого нормированного импульса сигнала или помехи, совпавшего со стробом. Каждый нормированный импульс сигнала или помехи, совпавший со стробом, проходит через логическую схему ИЛИ 3 и устанавливает дополнительный счетчик 10 в состо ние , соответствующее числу,равному длительности строба, выраженному в такта После любой такой установки счетчик 10 ведет в пределах строба обратный счет тактовых импульсоь, поступающих на него со схемы И 7. По ;окончании строба на дополнительном счетчике 10 будет записано число, соответствующее рассто нию, выраженному в тактах от начала строба до последнего из нормированных импульсов сигнала или помехи, совпавших со стробом. Сумматор 11 образует полусумму показаний счетчиков 4 и 10, котора  после окончани  строба численно равна рассто нию, выраженному в тактах, от начала строба до середины промежутка между первым и последним из нормированных импульсов сигнала или помехи, совпавших со стробом. Эта полусумма и  вл етс  выходным сигналом ощибки (рассогласовани ) дискриминатора. Она используетс  в любой момент времени, после окончани  строба. Вз тый непосредственно с су мматрра сигнал ошибки в той системе счислени , на основе которой построены счетчики 4, 10 и сумматор (например, двоичной). При необходимости полученный сигнал ощибки далее преобразуетс  в любую удобную дл  его использовани  форму.transmits clock pulses to counter 10, which counts down pulses. The gated signal arriving at input 8 is two normalized pulses, the distance between which determines the width of the gated signal. The first input peak of the signal pulse or interference from input 8, which coincides with the strobe, triggers trigger 2, with the result that the flow of clock pulses to counter 4 stops. At this point, a number corresponding to the time, expressed in ticks from the beginning of the strobe to the first normalized signal pulse or interference, coinciding with the strobe is accumulated on the bead4. Each normalized pulse of a signal or interference matched with a strobe passes through the logic circuit OR 3 and sets an additional counter 10 to a state corresponding to a number equal to the duration of the strobe expressed in tact. After any such installation, the counter 10 conducts within the strobe a countdown of clock pulses sent to it from the scheme 7. At the end of the strobe on the additional counter 10 will be recorded a number corresponding to the distance expressed in cycles from the beginning of the strobe to the last of the normalized pulses. s signal or noise, matched with strobe. The adder 11 forms a half-sum of the readings of counters 4 and 10, which, after the end of the strobe, is numerically equal to the distance, expressed in cycles, from the beginning of the strobe to the middle of the gap between the first and last of the normalized signal pulses or interference, which coincided with the strobe. This half-sum is the output of the discriminator error (mismatch). It is used at any time after the end of the gate. The error signal taken directly from the summatr in the number system on the basis of which counters 4, 10 and the adder (for example, binary) are constructed. If necessary, the received error signal is then converted into any convenient form for its use.

Предмет изобретени Subject invention

Цифровой временной дискриминатор, coaojжаший триггер, двухвходную и трехвходную схемы И, один вход которой соединен с выхдом триггера, схему ИЛИ и ОЕТЧИК имнул сов, отличающийс  тем, что, с целью повышени  точности измерени  в услови х помех и упрощени  конструкции, он снабжен дополнительным счетчиком и сумматором , один вход которого подключен к выходу дополнительного счетчика, а другой - к выходу основного счетчика, один вход дополнительного счетчика соединен с выходом схемы ИЛИ, а другой св зан с выходом двухвходовой схемы И, на первые входы триггера и схемы ИЛИ подаетс  стробируемый сигнал, а на их вторые входы и на один вход основного счетчика - импуль 1ачала строба, второй вход основного счетчика св зан с выходом трехвходовой схемы И, одни входы обеих схем И соединены: с входом тактирующего сигнала, а другиес входом импульса строба.The digital time discriminator, coaoj trigger, two-input and three-input AND circuits, one input of which is connected to the trigger output, the OR and HATCH circuitry, characterized in that, in order to improve the measurement accuracy in terms of interference and simplify the design, it is equipped with an additional counter and an adder, one input of which is connected to the output of the additional counter, and the other to the output of the main counter, one input of the additional counter is connected to the output of the OR circuit, and the other is connected to the output of the two-input circuit AND, the first the trigger and OR circuit moves the gated signal, and their second inputs and one input of the main counter receive a pulse of the start of the gate, the second input of the main counter is connected to the output of the three-input circuit AND, one of the inputs of both schemes AND is connected: to the clock input, and other strobe pulse input.

//

Y/Y /

//

//

8eight

JJ

SU1950303A 1973-07-13 1973-07-13 Digital Time Discriminator SU485392A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1950303A SU485392A1 (en) 1973-07-13 1973-07-13 Digital Time Discriminator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1950303A SU485392A1 (en) 1973-07-13 1973-07-13 Digital Time Discriminator

Publications (1)

Publication Number Publication Date
SU485392A1 true SU485392A1 (en) 1975-09-25

Family

ID=20561886

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1950303A SU485392A1 (en) 1973-07-13 1973-07-13 Digital Time Discriminator

Country Status (1)

Country Link
SU (1) SU485392A1 (en)

Similar Documents

Publication Publication Date Title
GB1057696A (en) Improvements in digital voltmeters
SU485392A1 (en) Digital Time Discriminator
SU1059594A1 (en) Device for checking number of operating cycles of equipment
SU1287265A1 (en) Device for monitoring period of pulse sequence
SU1193658A1 (en) Device for comparing binary numbers
SU1078613A1 (en) Device for translating codes
SU433643A1 (en)
SU1406588A1 (en) Device for input of information from users
SU1377908A2 (en) Device for measuring digital maximum and minimum period of signal recurrance
SU590735A1 (en) Multiplication arrangement
SU364107A1 (en) FREQUENCY DIVIDER
SU505992A1 (en) Time shift to code converter
SU1394216A1 (en) Device for monitoring pulse distributor
SU1179370A1 (en) Device for estimating amplitude of narrow-band random process
SU915163A1 (en) Converter protection method
SU1156070A1 (en) Device for multiplying frequency by code
SU1622857A1 (en) Device for checking electronic circuits
SU1200126A1 (en) Flowmeter
SU1247773A1 (en) Device for measuring frequency
SU381038A1 (en) DIGITAL PHASOMETER FOR MEASURING THE AVERAGE VALUE OF SHIFT PHASES
SU752811A1 (en) Counter checking device
SU681428A1 (en) Device for selecting minimum number
SU570055A1 (en) Device for checking of circuits
SU961140A1 (en) Pulse recurrence rate to code integrating converter
SU1200299A1 (en) Device for determining stationarity of random process