SU484546A1 - Система дл телесигнализации с временным разделением сигналов - Google Patents

Description

Изобретение относитс  к обларгги хелемехаинки II предназначено дл  нередачи ииформацни от удаленных контролируемых объектов на riyi.-KT сбора информацией.

Известно многоканальное телеснгнализанионпое устройство с временным раздслепиом каналов.

Недостатком этого устройства  вл етс  нер .ысока  скорость передачи инфор.маини от контролируемого объекта на пункт сбора нн (j)OpMauHH (в среднем велнчнна времени, необходнмого дл  нередачи ииформанин, составл ет ноловииу нериода опроса всех вход щих в состав устройства нерифернр1ных унлотннтельных устройств).

Другим недостатком этого устройства  вл етс  малый об7зем информацнн, выводимой Tia выход устройства (индинируетс  только иомер нернферийного устройства, в которбм воз1Н1кла аварийна  снтуаин , но отсутствует класснфикани  возможных аварнйиых ситуаций ) .

Еще одним недостатком этого устройства  вл етс  большое количество избыточиой информации , вывод мой на выход устройства (вывод информации от аварийной снтуации нродолжаетс  вплоть до ее устраненн ).

Целью нзобретенн   вл етс  новышенне скорости передачи информацнн от контролируемых обт ектов на пункт сбора инфюрмацнн.

Указанна  цель достнгаетс  тем, что п нрнемное устройство введены блок обратного числового преобразовани , блок логической обработки , блок пам ти, блок местного унровлени , амплитудный днскримннатор. диппкрр;;тор нулевого кода н вентили, причем нервын вход блока чнс.ювого преобр;13ованн  под ключен ко входу амплнтудного днскрнмииатора и через mecToii вентиль --- к нсрвому в.чоду второго регистра, к которому подключен выход блока чнслового нреобразовани  через седьмой вер тиль; ко второму входу второго регистра подключен выход расиределите.ч  и второй вход блока чнслового преобразовани .

нервый н второй входы дешнфратора нулевого кода подключеьн т соответственно второму выходу второго регистра н второму входу блока соир жени , а выход - к соотьетствуюн1ему входу блока управлени ; нервьн вы

ход второго регистра через восьмой вен гиль соединен с третьнм входом б.юка сонр .женпм; выход блока обратного чнслового нреобрл.зоваин  подключен через дев тый вентиль к первому входу первого регистра, с нервым

выходом которого соедннен нервый вход блока обратного числового преобразовани , второй вход которого соединен со вторым входом первого регнстра; выход амплитудного дискр1 лииатора гюдключен к первым входам

блока нам ти и блока логической обработки.

второй вход которого соединен с первым выходом блока пам ти, а выходы - с соответствующими входами блока управлени , один из сигнальных выходов которого соединен со вторым входом блока пам ти, третий вход которого соединен со вторым выходол иервого регистра, четвертый - с выходом блока местного управлени , ко входам которого соответствепио подключены выходы генератора тактовых импульсов и формировател  синфазирующих импульсов; соответствующие выходы блока управлени  подключены ко вторым входам шестого, седьмого, восьмого и дев того вентил , а сигнальные выходы - к блоку оконечного преобразовани .

Блок-схема предлагаемой систе лы приведена на чертеже, где 1 - группа периферийных устройств; 2 - приемное устройство; 3- лини  св зи.

Приемное устройство 2 содержит генератор 4 тактовых 1мпульсов, формирователь 5 синхронизирующих имиульсов, формирователь 6 синфазируюн1их нмпульсов, распределитель 7, блок сопр жени  8, блок 9 числового нреобразовани , регистры 10 и 11, дешифратор 12 нулевого кода, блок сравненн  13, блок 14 обратного числового преобразовани , блок управлени  15, блок 16 оконечного нреобразовани , амнлитудный дискриминатор 17, блок 18 логической обработки, блок пам ти 19 с блоком 20 местного управлени , источник 21 едииичного сигнала и управл емые вентилн 22-30, выходы 31, 32, 33 блока логической обработки, сигнальные выходы 34-38 блока управлени , сигнальные входы 39 нериферийных устройств. Командные выходы блока управлени  15 подключены к управл ющим входам вептилей 22-30, блока сравнени  13 и блока 20 местного управлени  (эти св зи на чертеже обозначены буквои «к).

Блок 9 числового преобразовани  обеспечивает прибавление к числовому выражению поданного па его вход кода числовой константы , например «1.

Блок 14 обратного числового преобразовани  обесиечивает вычитание из числового выражени  поданного на его вход кода той же числовой константы.

Блок управлеии  15 может быть выполнен в виде группы регистров сдвига, каждый из которых подключен к своему адресному входу , а выходы этих регистров объединены через комбинационную логическую схему.

Блок пам ти 19 может быть выполнен на базе оперативного запоминающего устройства любой известной конструкции с адресной структурой.

Периферийные унлотнительные устройства 1 через свои сигнальные входы 39 св заны с контролируемыми объектами. Эти устройства обеспечивают при поступлении на их входы через линию св зи 3 индивидуальиых адресных кодов генерацию в линию св зи индивидуальных ответных кодов той же структуры, что и адресные, а также спорадическую передачу в линию св зи сообщений о фактах изменени  состо ний подключенных к ним контролируемых объектов в виде последовательности кодов, содержаи;ей код пачала передачи (состо щий из одних единичных символов), собственный адресный код и код, нозиционно отображающий значени  сигналов иа сигнальных входах 39 в момент нередачи сообщени .

Ответные (так же, как и адресные) коды всех нериферийных устройств 1 на первой временной позиции об зательно содержат единичный символ, нричем эта позици  кода преобразовани  в блоках пр мого 9 н обратного 14 нреобразовани  не подвергаетс .

Работу устройства удобио рассмотреть первоначально в нредположещш, что сигналы на входах 39 всех нериферийных устройств 1 отсутствуют . Дл  удобства рассмотрепи  целесообразно также считать, что нодключснные к линии св зи 3 периферийные устройства i образуют полный комнлект, характеризуюндийс  тем, что ответный код каждого уст;5.)йства отличаетс  от адресного кода этого устройства па величину, равную значеи;но числовой константы, иснользусмой в блоке У числового нреобразован1  , i, кро.ме того,  ьл етс  адресным кодо.м другого устройства, а коды, состо щие из одних единичных п.

нулевых символов не  вл ютс  ад : еснымн ни дл  одного нз нериферийных устройств.

Генераторо.м 4 тактовых импульсов приемного устройства 2 осуп ествл етс  посто нна  генераци  последовательности имнул.ьсов, на

основе которой формировател ми синхронизирующих имнульсов 5 и синфазирующих имнульсов 6 осуществл етс  генераци  последовательностей соответствующих имнульсов, выводимых через блок сопр жени  8 в линию

св зи 3. При этом синхронизируюнше импульсы исиользуютс  дл  ограпичени  временных позиций передаваемых но линии св зи 3 кодов, синфазирующие импульсы служат дл  временного разделени  этих кодов, иричем интервал между двум  соседними синфазирующими импульсами образует такт работы устройства.

Если как это было оговорено выше, но линии св зи передаетс  неискаженна  последовательность адресных (ответных) кодов, сигналы на командных выходах блока управлени  15 таковы, что вентилн 25 и 27 открыты, на входах блока сравнени  13 и блока 20 местиого управлени  присутствуют разрешающие

сигиалы, остальные вентили закрыты, а сигиалы на сигнальных выходах 34, 35, 36, 37 и 38 блока управлени  15 отсутствуют.

Пусть в некоторый момент времени но линии св зи 3 нередаетс  адресный код одного

из нериферийных устройств 1. Этот код одновременно вводитс  во все периферийные устройства , а также через блок сравнени  8 в блок 9 числового преобразовани , откуда увеличенный на величину числовой константы

через открытый вентиль 25 вводитс  в регистр

10, сдвиг которого обеспечиваетс  подачей на его тактирующий вход импульсов с выхода распределител  7. Таким образом, к концу передачи данного кода по линии св зи 3 в регистре 10 оказываетс  записанным код, передача которого по линии св зи ожидаетс  i5 последующем такте. Одновременно код, ранее записанный в регистре 10, т. е. равный коду , передаваемому по линии св зи 3 в данном такте, через открытый вентиль 27 переписываетс  в регистр И, т. е. к концу такта в регистре 11 оказываетс  записанным адресный код периферийного устройства 1, которое должно отвечать в следующем такте.

Очередным синфазирующим импульсом с выхода формировател  6, оиредел ющим иачало нового такта, осуществл етс  запуск блока 20 местного управлени , который подает сигнал считывани  в блок пам ти 19. При этом осуществл етс  считывание информации из  чейки пам ти с адресом, равным адресному коду периферийного устройства 1, ответ которого ожидаетс  в этом такте. Ячейка содержит два идентификатора, значение одпого из них (например, 1-го) вводитс  в блок 18 логической обработки (этот индентификатор равен «1, если данное иериферийное устройство 1 отвечало в предыдущем цикле опроса , и «О (в противном случае), а значение другого (2-го) идентификатора содержит «О, если данное периферийное устройство 1 отвечало правильно в предыдумшм цикле опроса , и «1 Б противном случае.

Далее пернферийпым устройством 1. прин вшим в прелыдун1,ем такте свой адресной код, осуществл етс  генераци  в линию св зи 3 ответного кода, который, как и ранее, через блок сопр жени  8 и блок 9 числового преобразовани  .поступает в регистр 10.

При этом первый символ кода (всегда единичный , как это было отмечено выше) поступает в амплитудный дискриминатор 17, с выхода которого единичный сигнал, свндетельствующий о наличии сигиала иа выходе дискриминатора 17, поступает в блок 18 логической обработки и одновременно на одни из входов блока пам ти 19. При наличии единичных сигналов на обоих своих входах блок 18 логической обработки не вырабатывает никаких сигналов ни на одном из своих выходов 31, 32, 33. При этом блоком управлени  15 также удерживаетс  нулевой сигнал на выходе 38, в результате чего прп подаче на управл юп;пй вход блока пам ти 19 сигнала записи с выхода блока 20 местного управлени  в его  чейку с адресом, равным адресному коду отвечающего в этом такте периферийного устройства 1, записываетс  «1 с выхода амплитудного дискриминатора и «О с выхода 38 блока управлени  15 (т. е. значени  обоих идеитификаторов не :1змен ютс  по сравнению с предыдущими ) .

Код. генерируемый периферпйным устройством 1, поступает также через блок сопр жени  8 на один из входов блока сравнепи  13,

на другой вход которого одновременно ностуиает код с выхода регистра 10. При этом, если периферийное устройство 1 отвечает правильно , оба этих кода совпадают, и блоком сравиени  13 никаких сигналов Lie вырабатываетс . Код с выхода регистра 10 через открытый вентиль 27 переписываетс , как и в предыдущем такте, в регистр 11.

Таким образом пропсходпт работа устройства , когда в каждом последующем такте по линии св зи передаетс  код, от;п1чаюп1,ийс  от кода, переданного в предыдуишм такте, на числовую величину, равную числовой конста те , нспользуемой дл  преобразовани  кодов в блоке 9 числового преобразовани , т. е. когда никакой ниформации через периферийные устройства 1 в устройство ие поступает, а все периферийные устройства функцио1 груют нормально.

При отсутствии ответа от какого-либо нериферийиого устройства (вызваином отказом этого устройства, нарушением в линии св зи 3 или отключеиием этого устройства от источника питани  или от линии св зи) в соответствующем тагсте на первой времешюй позиции сигнал на вход алшлитудного днскримпнатора 17 не иоступает, в результате чего с выхода амплитудного дис С1М : 111матора на вход блока 18 логической обработки поступает пулевой спгнал. в то врем  как с Г:Ь хо1а блока пам ти 19 на другой вход бгклп 18 .югической обработки поступает еди;; ;чиос Злаченпе идентифткатора г --:лЮ1С1110го состо п1:  данного перифсри1;|,ого устройства I. В этом случае блоком 18 ,итическо15 обтаботкп вырабатываетс  с;;гпал па его выходе 3. поступаюнлкй на соответствуюпии вход блока управлени  15. Одповре:лепно нулс;зоп сигнал с выхода амплитудного дпскрпмиплтора 17 поступает на вход блока палт ти 19, куда после подачн на другой его вход сигнала записп с выхода блока 20 местного упразлеп 1  за1П1сываетс  пулевое значеппс соотвстствуюпюго идентификатора.

5

Блоком уп; а:;лени  15 после получени  пускового сигнала с выхода 31 блоко 18 логической обработк ; с)суп:естнл5;ет1  вь;дача командных сигналов, отпираюп1; Х в данном такте вентили 24 п 30. в рсзул тате чего код из

0 регистра 10 через блок сопр :лС П   8 зыводптс  в липию св зи 3, за леп1а  там ответный кол отключенного перибсршпюго устройства 1, а код из регистра 11 (равный адресному коду неответпвшего периферийного уст5 ройства) вводитс  в блок 16 прсобразовапп . где лпбо осуществл етс  его визуальна  пнд1;кацп . либо прсобразовап1;е в вид, удобпый дл  дальнейшего пспользопапн  в каких-лпбо регистрирующих устройствах.

0 Туда же в данном такте вводгпт  сигнал с выхода 34 блока управленп  15, пнднцпруюн,нй характер возникшей аварпйной ситуации (в данном случае - отсутствие ответа от нериферийного устройства). Все сигналы на выходах блока 15 гас тс 

5 после поступлени  на тактирующий вход блока управлени  ближайшего синфазирующего импульса с выхода формировател  6 синфазирующих импульсов. В дальнейшем, в последующих циклах работы устройства, при повторном отсутствии сигналов с выхода данного периферийного устройства 1 в момент прохождени  первой временной позиции кода в блок 18 логической обработки с выхода блока пам ти 19 будет поступать уже нулевое значение идептифигсатора включенного состо ни  данного иериферийного устройства 1, что в сочетании с иулевым значением сигнала на выходе амплитудного дискриминатора 17 будет вызыват1 по вление сигнала на выходе 32 блока 18 логической обработки, который, поступа  на соответствующий вход блока управлени  15, будет, в свою очередь, вызывать по вление на его командном выходе сигнала, отпирающего лищь вентиль 24. Таким образом, каждый раз будет осуществл тьс  замещение отсутствуюп1его ответного кода в линии св зи 3 кодом, выводимым из регистра 10, а в блок 16 оконечного нреобразовани  информаци  об отключении данного периферийного устройства,  вл юща с  теперь избыточной, поступать не будет. Если в одном из циклов работы устройства данным периферийным устройством 1 вновь будет выведен, ответный код в линию св зи 3 (аварийна  ситуаци  устранена), на первой временной позиции кода на выходе  мплп- удного дискриминатора 17 воз 1икнет единичный сигнал, который в сочетании с нулевым значением идентификатора, поступающего из блока пам ти 19, вызовет по вление сигнала на выходе 33 блока 18 логической обработки, поступающего далее на соответствующий вход блока управлени  15, на командном выходе которого по витс  сигнал, отпнраюп ий только вентиль 30. При этом адресный код данного периферийного устройства из регистра 11 вводитс  в блок 16 оконечного преобразовани , и туда же одновременно вводитс  сигнал с выхода 35 блока управлени  15, индицирующий характер возникшей ситуации (в данном случае - включение периферийного устройства 1). В этом же такте, благодар  наличию единичного сигнала на выходе амплнтудного дискриминатора 17, в блок пам ти 19 будет вновь записано единичное значение идеитификатора включенного состо ни  данного иериферийного устройства 1, и в дальнейнльх циклах работы устройства при наличии ответного кода этого периферийного устройства будет осуществл тьс , как это было описано выще. Если каким-либо периферийным устройством 1 в линию св зи 3 будет выведен неверный ответный код (но с наличием единичного символа на первой временной позипни), этот код, поступ,а  через блок сопр жени  8 на вход блока сравнени  13 вызовет но вление нд его выходе сигнала (вследстВке несовнаеип  этого кода хот  бы в оЛиом симвг)ле с кодом, вводимым через другой вход в блок сравнени  13 из регистра 10). В результате на соответствующий вход блока унравлени  i5 будет иода и сигнал, который в следующем такте работы устройства вызовет на командных выходах блока управлени  по влепие сигналов, отпираюи1,их вентили 22 и 29, запирающих вентиль 27 п отключающих блок сравнени  13 н блок 20 местного управлени . При этом в лин ю св зи 3 через вентиль 22 и блок сопр жени  8 от источника 21 единичного сигнала будет выве.т.еи код, содержащий только единичные символы и заглущаюицш ответный код иериферийного устройства I, восприн вщего неверный ответный код, переданный по линии св зи 3 в предыдуш .ем такте, как свой адресный код. Запираппе веи1ил  27 исключает передачу в регистр II из регистра 10 неверного кода, Bruiсаниого в него через блок сопр жени  8 и блок 9 числового преобразовани  0 предыдущем такте. Отиирание вентил  29 обеспечивает нередачу кода, записанного в регистре П., па его же вход через блок 14 обратиого числового нреобразова 1и , благодар  чему в данном такте в регистре 11 восстанавливаете; значение адресного кода периферийного устройства I, выдавщегс) в иредь ду1цем такте неверный ответный код. Подача запреи1,ающих сигналов на входы блока сравнени  13 и блока 20 местного управлени  исключает их работу ;з данном такте. После подачи lia тактируюпиш вход блока унравлен л 15 очередного сиифазируюн1,его импульса с выхода формировател  6 синфазируюидих импульсов происходит смена сигналов на его командных входах. Прн этом в очередном также вентиль 22 запираетс , вентиль 27 удержпваетс  в запертом состо нии, вентиль 30 отпираетс , веитиль 29 запираетс , на соответствующем входе блока сравнени  13 удерживаетс  запирающий сигнал, на вхол, блока 20 местного управлени  подаетс  разрешающий сигнал, а также выдаютс  сигналы на выходах 36 и 38 блока управлени  15. В результате этого в блок пам ти 19 по адресу , равному адресному коду периферийного устройства 1, ответивщего неверно, запнсыиаетс  еднничное значение второго идеитификатора , в .iiii-iHio св зи выводитс  код, состо щий только из нулевых символов, а в блок 16 окоиечиого преобразовани  через вентиль 30 из регистра 11 вводитс  адреспыГ; код периферийного устройства , ответившего неверно, а также с выхода 36 блока уиравлени  15 сигнал, индицируюн1,ий данную ситуацию (неверный ответ периферийного устройства). При этом нулевой код, постунает через блок сонр жени  8 и блок 9 числового преобразовани  в регистр 10, преобразуетс  в нем в первый адресный код, а в регистре 11 оказываетс  затесанным нулевой код. Очередным синфазирующим импульсом восстаиавливаютс  исходьые значени  сигналов на выходе блока управлени  15. Поскольку на переданный в линию св зи 3 предыдущем такте нулевой код не отвечает ни одно из периферийных устройств 1, а из блока пам ти 19 по нулевому адресу считываетс  также нулевое значение первого идентификатора, блоком 18 логической обработки на его выходе 32 формируетс  сигнал, который, как это было описано выше, поступа  в блок управлени  15, приводит к выводу в данном такте кода из регистра 10 через вентиль 24 и блок сопр жени  8 в линию св зи 3, после чего начинаетс  новый цикл опроса периферийных устройств 1. В последуюи1их циклах работы устройства в такте, следующем за тактом, в котором по линии св зи передаетс  адресный код периферийного устройства 1, ответившего ранее неверно, из блока пам ти 19 считываетс  единичное значение второго идентификатора, которое , поступа  на соответствующий вход блока управлени  15, вызывает по вление на его командных выходах сигналов, отпирающих в этом такте вентиль 22 и отключающих блок сравнени  13. В результате в этом такте в линию св зи 3 от источника 21 единичного сигнала через вентиль 22 и блок соир л ени  8 выводитс  единичный код, заглущающий в линии св зи 3 неверный ответный код периферийного устройства 1, а в регистр 11 переписываетс  правильный ответный код этого устройства из регистра 10. В следующем такте работы устройства осуществл етс  смена сигналов на командных выходах блока управлени  15, причем вентили 22 и 27 запираютс , отпираютс  вентили 23 и 28 и подаютс  запрещающие сигналы на унравл ющие входы блока сравнени  13 и блока 20 местного управлени . В результате в линию св зи 3 через вентиль 23 и блок сопр жени  8 с линией св зи из регистра 11 выводитс  правильный ответный код отвечающего неверно периферийного устройства 1, этот же код, благодар  включению обратной св зи через вентиль 28, вновь переписываетс  в регистр 11, а обращенн  к блоку пам ти 19 не производитс . Очередным сннфазирующим импульсом нроизводитс  восстановление исходных сигналов на командных выходах блока управлени  15, после чего устройство входит в обычный режим работы. Изменение значени  второго идентификатора в блоке пам ти 19 дл  данного периферийного устройства 1 осуществл етс  иосле отключени  этого устройства дл  его замены или ремонта. При этом на первой познции ответного кода этого устройства будет прин т нулевой символ, вызывающий затем ио вление сигнала на выходе 31 блока 18 логической обработки и иоследующую работу устройства ио уже описанной программе, гд:е на вход блока пам ти 19 в момент выполнени  им записи с выхода 38 блока управлени  15 подаетс  сигнал, соответствующий нулевому значению второго идентификатора. В конце каждого никла опроса периферийых устройств 1 последним оирашиваемым пеиферийным устройством в линию св зи 3 геерируетс  код, состо ищй только из единичых символов. Этот код заппсываетс  через блок сопр жени  8 и блок 9 числового преобразовани  в регистр 10 в виде кода, содержащего только нулевые символы, в результате чего при поступлении на управл юпгий вход дешифратора 12 нулевого кода ближайщего синфазирующего импульса на его выходе возникает сигнал, поступающий иа соответствующий вход блока управлени  15, на командных выходах которого в следуюихем такте возникают сигналы, запирающие вентиль 25 и отпираюнще вентиль 26. Поскольку в этом такте ни одно из нериферийных устройств 1 не отвечает, по лииии св зи 3 проходит код, состо нии только из нулевых символов , который через блок сопр жени  8 и вентиль 26 без преобразовани  записываетс  в регнстр 10, вызыва  при поступлении очередного синфазируюи1,его импульса на управл ющий вход дешифратора 12 нулевого кода вновь по вление сигиала на его выходе, который , поступа  на вход блока управлени  15, вызывает по вление на его командных выходах в следуюн,ем такте снгналов, запирающих вентиль 26 и отпирающих вентиль 25, а также отключающих блок сравнени  13 и блок 20 местного управлени . Поскольку в этом такте по линии св зи 3 вновь передаетс  код, состо щий только из нулевых символов, он, поступа  в регистр 10, теперь уже через блок 9 числового преобразовани , записываетс  в йен в виде первого адресного кода, после чего в начале следующего такта возникает снгнал на выходе 32 блока 18 логической обработки, и работа устройства продолжаетс  уже описанным выше способом. При возникновении сигнала от контролируемого объекта на одном из входов 39 какоголибо периферийного устройства 1 это ycTpoiiство передает в линию св зи 3 в течение трех тактов сообщение, состо щее из кода начала передачи (в первом такте), адресного кода этого периферийного устройства (во втором такте) и кода, позиционно отобрал ающего состо ние его входов 39 (в третьем такте). При этом код начала иередачи, состо щий только из единичных символов, через блок сопр жени  8 и блок 9 числового преобразовани  поступает в виде кода, состо щего только из иулевых символов, в регистр 10, после чего при подаче на управл ющий вход дешифратора 12 нулевого кода ближайшего синфазирующего импульса с выхода формировател  6 синфазирующих имиульсов на выходе этого дешифратора возникает сигнал, поступающнй на соответствующий адресный вход блока управлени  15. На командных выходах этого блока в очередном такте возникают сигналы, благодар  которым в этом такте запираетс  вентиль 25, отпираетс  вентиль 26 и отключаютс 

11

блок сравнени  13 и блок 20 местного управлени . Передаваемый в этом такте периферийным устройством 1, прин вшим сигнал но входу 39, его адресный код через блок сопр жени  8 и вентиль 26 поступает без преобразовани  в регистр 10. Поскольку этот код отличаетс  от нулевого, на выходе дешифратора 12 нулевого кода при подаче на его управл юш ,ий вход очередиого сннфазируюш,его импульса сигнал не возникает, и дальнейша  работа устройства осуществл етс  в пор дке, отличном от описанного выше и соответствующего концу цикла опроса. В очередном такте, в котором иериферийным устройством 1, передающим сообщение, в линию св зи выводитс  код, описывающий состо ние его сигнальных входов 39, этот код, также мину  блок 9 числового преобразовани , записываетс  в регистр 10, а записанный в нем ранее адресный код периферийного устройства 1 через вентиль 27 переписываетс  в регистр 11. В следующем та-кте сигналом с командного выхода блока управлени  15 открываетс  веитиль 30, и адресный код периферийного устройства 1, нередавшего сообщение, вводитс  в блок 16 оконечного преобразовани . Одновремеиио в этот блок вводитс  сигнал с выхода 37 блока управлени  15, индицирующий факт приема приемным устройством 2 сообщени  от периферийного устройства 1. В этом же такте код, отображающий состо ние входов 39 периферийного устройства 1, переписываетс  через вентиль 27 из регистра 10 в регистр 11, а в регистр 10 через ре1ггиль 26 вписываетс  нулевой код из лииии св зи 3 (поскольку переданный в предыдун1;ем такте код не  вл етс  адресным ни дл  одного из периферийных устройств 1, что достигаетс , например , введением структурных отличий в этот код, хот  бы в виде об зательного нулевого символа на иервой временной иозиции кода).

В очередном такте работы устройства сигналами с командных выходов блока управлени  вентиль 25 открываетс , а вентиль 26 закрываетс . Вентиль 30 по-прежнему удерживаетс  в открытом состо нии. При этом код, отображающий состо ние входов 39 периферийного устройства 1, передавшего сообщение из регистра 11, через вентиль 30 переписываетс  в блок 16 оконечного преобразовани , в регистр 11 из регистра 10 переписываетс  нулевой код, а в регистре 10 с помощью блока 9 числового преобразовани  формируетс  первый адресный код.

В следующем такте включаютс  блок сравнени  13 и блок 20 местного управлени  и запираетс  вентиль 30, после чего работа устройства осуществл етс  в уже описанном выше пор дке.

Предмет изобретени 

Система дл  телесигнализации с временным разделением сигналов, содержаща  периферийные устройства, сигнальные входы кото12

рых подключены к контролируемым обьектам, а выходы через линию св зи соедииены с приемным устройством, выиолненным на генераторе тактовых импульсов, выход которого через формирователь синхронизирурощих нмпульсов подключен к первым входам распределител  и блока сопр жени  и через формирователь сиифазирующих импульсов - ко второму входу распределител , подсоединеиному к соответствующему входу блока управлени  и ко второму входу блока сопр жени , к третьему входу которого подключены через первый вентиль источник единичного сигнала и через второй вентиль первый вход третьего

вентил , выход которого соединен с выходом первого регистра, который через четвертый вентиль подключен к блоку оконечного преобразовани , выход второго регистра соедииен с первым входом блока сравнени  и через п тый вентиль - со входом первого регистра и с выходом третьего вентил , второй вход блока сравнени  подключен к выходу блока сопр жени , а выход соединен с соответствующим входом блока управлени , соответствующие выходы блока управлени  подключены ко вторым входам первого, второго, третьего , четвертого и п того вентилей и к третьему входу б/юка сравнени , о т л и ч а ю ni а   с   тем, что, с целью повышени  быстродействи 

работы системы, в приемное устройство, блок обратного числового нреобразованн , блок лог 1ческой обработки, блок пам ти, блок местного управлеии , амплитудный дискриминатор , дешифратор нулевого кода и вентили,

причем первый в.ход блока числового преобразовани  подключен ко входу амплитудного дискриминатора и через шестой вентиль - к первому входу второго регистра, к которому подключен выход блока числового преобразовани  через седьмой вентиль, ко второму входу второго регистра подключен выхол распределител  и второй вход блока числового преобразовани , первый и второй входы дегппфратора нулевого кода подключены соответственно ко второму выходу второго регистра и второму входу блока сопр жени , а выход - к соответствующему входу блока управлени , первый выход второго регистра через восьмой вентиль соединен с третьим входом блока сопр жени , выход блока обратного числового преобразовани  подключен через дев тый вентиль к первому входу первого регистра, с первым выходом которого соединен первый вход блока обратного числового преобразовани ,

второй вход которого соединен со вторым входом первого регистра, выход амплитудного дискриминатора подключен к первым входам блока пам ти и блока логической обработки, второй вход которого соединен с первым выходом блока пам ти, а выходы - с соответствующими входами блока управлени , один из сигнальных выходов которого соединеи со вторым входом блока пам ти, третий вход которого соединен со вторым выходом первого

регистра, четвертый - с выходом блока местного управлени , ко входам которого соответственно подключены выходы генератора тактовых импульсов и формировател  спнфазлруюп их импульсов, соответствующие выходы блока управлени  подключены ко вторым входам шестого, седьмого, восьмого и дев того вентилей, а сигнальные выходы - к блоку оконечного преобразовани .