SU471680A1 - Device for receiving frequency-controlled signals - Google Patents
Device for receiving frequency-controlled signalsInfo
- Publication number
- SU471680A1 SU471680A1 SU1740712A SU1740712A SU471680A1 SU 471680 A1 SU471680 A1 SU 471680A1 SU 1740712 A SU1740712 A SU 1740712A SU 1740712 A SU1740712 A SU 1740712A SU 471680 A1 SU471680 A1 SU 471680A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- frequency detector
- output
- integrator
- control input
- receiving frequency
- Prior art date
Links
Description
1one
Изобретение относитс к телеграфной св зи , а именно к устройствам дл приема частотно-манипулированных сигналов.The invention relates to telegraph communication, in particular, to devices for receiving frequency-manipulated signals.
Известное устройство дл приема частотноманипулированных сигналов, содержащее последовательно соединенные ограничитель, частотный детектор и фазирующий узел, интегратор , управл ющий вход которого подключен к выходу фазирующего узла, имеет недостаточную помехоустойчивость приема сигналов, особенно в многолучевых каналах.A known device for receiving frequency-controlled signals, comprising a series-connected limiter, a frequency detector and a phasing node, the integrator whose control input is connected to the output of the phasing node has insufficient signal immunity for receiving signals, especially in multipath channels.
Цель изобретени - повышение помехоустойчивости .The purpose of the invention is to improve noise immunity.
Это достигаетс тем, что в предлагаемом устройстве вход ограничител соединен с сигнальным входом интегратора через дополнительный частотный детектор, управл ющий вход которого подключен к соответствующему выходу фазирующего узла; кроме того, в дополнительном частотном детекторе разделительные фильтры выполнены коммутируемыми , их управл ющие входы объединены и вл ютс управл ющим входом дополнительного частотного детектора.This is achieved by the fact that in the proposed device the input of the limiter is connected to the signal input of the integrator through an additional frequency detector, the control input of which is connected to the corresponding output of the phasing node; In addition, in the additional frequency detector, the separation filters are made switched, their control inputs are combined and are the control input of the additional frequency detector.
На чертеже приведена блок-схема предлагаемого устройства.The drawing shows a block diagram of the proposed device.
К выходу приемника 1 радиосигналов, последовательно подключены ограничитель 2, частотный детектор 3 и фазирующий узел 4. Параллельно этой цепи к выходу приемникаTo the output of the receiver 1 radio signals, limiter 2, frequency detector 3 and phase unit 4 are connected in series. Parallel to this circuit, to the output of the receiver
1 подключена втора цепь, состо ща из последовательно соединенных дополнительного частотного детектора 5, который содержит коммутируемые разделительные фильтры 6 и1 a second circuit is connected, consisting of a series-connected additional frequency detector 5, which contains switched dividing filters 6 and
7, выпр мители 8 и 9 и схему 10 вычитани , интегратора 11 и выходного устройства 12. Фильтры б и 7 и управл ющий вход интегратора 11 подключены к соответствующим выходам фазирующего узла 4.7, the rectifiers 8 and 9, and the subtraction circuit 10, the integrator 11, and the output device 12. The filters B and 7 and the control input of the integrator 11 are connected to the corresponding outputs of the phasing node 4.
Устройство работает следующим образом. Частотно-манипулированный сигнал с выхода приемника 1 через ограничитель 2 поступает на частотный детектор 3 и далее на фазирующий узел 4. Одновременно сигнал с выхода приемника 1 последовательно поступает на коммутируемые разделительные фильтры б и 7 дополнительного детектора 5, выпр мители 8 и 9 и на схему 10 вычитани . С выхода этой схемы импульсный сигнал поступает на интегратор 11, с помощью которого определ етс знак посылок на интервале ее длительности.The device works as follows. The frequency-manipulated signal from the output of receiver 1 through limiter 2 is fed to frequency detector 3 and then to the phasing node 4. At the same time, the signal from the output of receiver 1 is successively fed to the switched separation filters b and 7 of the additional detector 5, rectifiers 8 and 9 and to the circuit 10 subtraction. From the output of this circuit, the pulse signal is fed to the integrator 11, which is used to determine the sign of the parcels in the interval of its duration.
С выхода фазирующего узла 4 в конце каждой посылки на управл ющие входы коммутируемых фильтров 6 и 7 поступают импульсы соответствующей длительности дл гашени остаточных напр жений от предыду щих посылок и запирани входов фильтров на врем перекрыти посылок из-за многолучивости . Одновременно с фазирующего узла 4 короткие импульсы в конце каждой посылки подаютс на интегратор 11 дл его разр да. С помощью разр дных импульсов выходное устройство 12 формирует пр моугольные посылки соответствуюп,ен пол рности и номинальной длительности.From the output of the phasing unit 4, at the end of each parcel, the control inputs of the switched filters 6 and 7 receive impulses of the appropriate duration to extinguish the residual stresses from the previous parcels and lock the filter inputs for the time of the parcel blocking due to multipath. At the same time, from the phasing node 4, short pulses at the end of each premise are fed to integrator 11 for its discharge. Using the bit pulses, the output device 12 forms rectangular premises corresponding to, polarity and nominal duration.
Предмет изобретени Subject invention
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1740712A SU471680A1 (en) | 1972-01-17 | 1972-01-17 | Device for receiving frequency-controlled signals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1740712A SU471680A1 (en) | 1972-01-17 | 1972-01-17 | Device for receiving frequency-controlled signals |
Publications (1)
Publication Number | Publication Date |
---|---|
SU471680A1 true SU471680A1 (en) | 1975-05-25 |
Family
ID=20500984
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1740712A SU471680A1 (en) | 1972-01-17 | 1972-01-17 | Device for receiving frequency-controlled signals |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU471680A1 (en) |
-
1972
- 1972-01-17 SU SU1740712A patent/SU471680A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US2398490A (en) | Circuit for removing noise | |
GB634372A (en) | Improvements in or relating to pulse modulation signalling systems | |
SU471680A1 (en) | Device for receiving frequency-controlled signals | |
GB1178614A (en) | Apparatus for use in Identifying an Object | |
SU560360A1 (en) | Device for demodulating frequency-shifted signals | |
RU1837403C (en) | Mobile radio communication system | |
SU367562A1 (en) | A DEVICE FOR RECEIVING SIGNALS WITH FREQUENCY-PHASE MANIPULATION- '* "^ <*" i' ^. '' *> & G • '^ •• tA:' - "i" * "V • '' i - *. V.'V /! 'WOr ..' EHTH04E; •• cm | |
SU540401A1 (en) | Frequency-Managed Signal Receiver | |
SU429546A1 (en) | DISCRETE INFORMATION TRANSFER LINE ON TRACT WITH VARIABLE PARAMETERS | |
SU1363501A1 (en) | Digital frequency demodulator | |
SU482921A1 (en) | Remote control receiver | |
SU540402A1 (en) | Frequency demodulator | |
SU497617A1 (en) | Device for transmitting discrete information | |
GB1605130A (en) | Radar systems using pulse compression | |
SU1453612A1 (en) | Receiver of frequency-manipulated signal | |
SU512596A1 (en) | Phase telegraphy signal demodulator | |
SU580656A1 (en) | Device for interlocking telegraphic receiver output in the presence of noise in communication channel | |
SU1059694A1 (en) | Device for demodulation of phase-shift keyed signals | |
SU571008A1 (en) | Frequency manipulated signal detector | |
SU489234A1 (en) | Device for detecting address code | |
RU1807578C (en) | Device for clock synchronization | |
SU375772A1 (en) | DIGITAL DEVICE OF PHASE AUTO CONSTRUCTION | |
SU1160591A1 (en) | Device for reception of frequency-shift keyed signals | |
SU456375A1 (en) | Parcel Sync Device | |
SU467492A1 (en) | Device for detecting dual frequency telegraphy signals |