SU469980A1 - Вычислительна система дл решени линейных дифференциальных уравнений - Google Patents
Вычислительна система дл решени линейных дифференциальных уравненийInfo
- Publication number
- SU469980A1 SU469980A1 SU1852742A SU1852742A SU469980A1 SU 469980 A1 SU469980 A1 SU 469980A1 SU 1852742 A SU1852742 A SU 1852742A SU 1852742 A SU1852742 A SU 1852742A SU 469980 A1 SU469980 A1 SU 469980A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- outputs
- input
- integrators
- order
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
1
Изобретение относитс к области вычислительной техники.
Известны вычислительные системы дл решени линейных дифференциальных уравнений , содержащие устройство умножени функций , р устройств умножени переменных, р интеграторов, (p + l) входовый сумматор, первые р входов которого подключены к выходам устройств умножени переменных, а (р + 1)-й вход подключен к выходу устройства умножени функций.
Целью изобретени вл етс расширение функциональных возможностей устройства.
С этой целью предложенна система содержит регистры приращений, выходы которых соединены с первыми входами устройств умножени переменных, первую группу элементов «И, выходы которых соединены с входами регистров приращений, сумматоры, приращений , первые входы которых подключены к выходам интеграторов, а выходы соединены с первыми входами элементов «И первой группы , коммутатор, информационные входы которого подключены к выходам интеграторов, а выходы соединены с выходами системы, тапоминающее устройство коэффициентов, первый выход которого соединен с первым входом устройства умножени функций, второй - со вторыми входами устройств умножени
функций и переменных, а третий - с первыми входами интеграторов, вторую группу элементов «И, первые входы которых подключены к выходу (р-+ 1)-входового сумматора, а выходы к вторым входам интеграторов, третью группу элементов «И, первые, входы которых подключены к выходам с первого по (р-1)-й интеграторов, а выходы соединены с третьими входами со 2-го по р-й интеграторов , запоминающее устройство пор дков, сумматор пор дка, первый вход которого подключен к выходу запоминающего устройства пор дка, регистр пор дка, вы.ходы которого соединены со вторыми входами элементов
«И третьей группы, дешифратор пор дка, вход которого подключен к выходу сумматора пор дка, первый выход ко второму входу первого элемента «И второй группы, а остальные (р-1) выходов соединены с ииформационными входами регистра пор дка и вторыми входами со второго но р-й элементов «И второй группы, устройство управлени , первый выход которого соединен с входами запоминающих устройств пор дка и коэффициентов , второй и третий - соответственно со вторым входом сумматора пор дка и с управл ющим входом регистра пор дка, а четвертый - со вторыми входами сумматоров приращений и элементов «И первой группы и
управл ющим входом коммутатора.
Вычислительна система представлена на чертеже.
Она содержит интеграторы 1, (р+1)-входовый сумматор 2, устройства умножени переменных 3, устройство умножени функций 4, запоминающее устройство коэффициентов 5, запоминающее устройство пор дка 6, сумматор пор дка 7, дешифратор пор дка 8, коммутатор 9, устройство управлени 10, регистры приращений И, сумматоры приращений 12, элементы «И 13-15 и регистр пор дка 16.
Вычислительна система работает следующим образом.
Вычислительна система позвол ет решать одновременно несколько дифференциальных уравнений любого пор дка или систему дифференциальных уравнений любого пор дка. Кажда цепочка содержит такое число интеграторов 1, каков пор док соответствующего ей дифференциального уравнени . Св зи между отдельными цепочками интеграторов 1 разомкнуты, а в цепочках выход предыдущего интегратора 1 соединен с первым входом последующего интегратора 1.
Из запоминающего устройства коэффициентов 6 на входы интеграторов 1 поступают значени начальных условий. На входы устройств умножени переменных 3 и вход устройства умножени функций 4 из запоминающего устройства коэффициентов 5 поступают коды коэффициентов первого уравнени системы. С регистров приращений 11 на входы устройств умножени переменных 3 поступают коды приращений зависимых переменных. На вход устройства умножени функций 4 из запоминающего устройства коэффициентов 5 поступает значение приращени функции. Тогда на выходе сумматора 2 получаетс значение , соответствующее величине правой части первой строки системы уравнений. Это значение поступает на вход интегратора 1 первой цепочки интеграторов через первый элемент «И 15, который открываетс при помощи сигнала, поступающего с дешифратора 8. Аналогично вычисл ютс последующие строки системы уравнений. С выходов интеграторов 1 приращени переменных поступают на входы сумматоров приращений 12, где они накапливаютс . Затем суммарные значени приращений переменных занос тс в регистры приращений 11 через элементы «И 13, которые открываютс под воздействием сигналов устройства управлени 10, а сумматоры приращений 12 под воздействием сигналов устройства управлени 10 сбрасываютс в нулевое состо ние.
Процесс вычислений, описанный выше, повтор етс многократно, так что на выходах интеграторов 1 получаютс значени приращений искомых переменных, которые выдаютс на выходы коммутатора 9 под воздействием сигнала, поступающего с устройства управлени 10.
При одновременном решении нескольких независимых между собой дифференциальных
уравнений вычисление правых частей каждого уравнени проводитс последовательно. Последовательность подключени выхода сумматора 2 ко входам интеграторов 1 той или иной цепочки интеграторов определ етс сигналами , поступающими с дешифратора 8. Выходы интеграторов 1, соединенные с входами коммутатора 9, в соответствии с решаемой сисчемой уравнений, подключаютс к выходам коммутатора 9 под воздействием сигнала, поступающего с устройства управлени 10.
Последовательность выдачи кодов пор дков из запоминающего устройства пор дка 6 на вход сумматора лор дка 7 и последователькость выдачи кодов коэффициентов и приращений функций из запоминающего устройства коэффициентов 5 на входы устройств умножени переменных 3 определ етс устройством управлени 10.
Предмет изобретени
Вычислительна система дл решени линейных дифференциальных уравнений, содержаща устройство умножени функций, р
устройств умножени переменных, р интеграторов , (р + 1)-входовый сумматор, первые р входов которого подключены к выходам устройств умножени переменных, а ()-й вход подключен к выходу устройства умножени функций, отличающа с тем, что, с целью расширени функциональных возможностей системы, она содержит регистры приращений , выходы которых соединены с первыми входами устройств умножени переменных , первую группу элементов «И, выходы которых соединены с входами регистров приращений , сум.маторы приращений, первые входы которых подключены к выходам интеграторов , а выходы соединены с первыми входами элементов «И первой группы, коммутатор , информационные входы которого подключены к выходам интеграторов, а выходы соединены с выходами системы, запоминающее устройство коэффициентов, первый выход
которого соединен с первым входом устройства умножени функций, которой - со вторыми входами устройств умножени функций и переменных, а третий - с первыми входами интеграторов, вторую группу элементов «И,
первые входы .которых подключены к выходу (/7 + 1)-входового сумматора, а выходы с вторым входом интеграторов, третью группу элементов «И, первые входы которых подключены к выходам с первого по (р-1)-й
интеграторов, а выходы соединены с третьими входами со второго по р-н интеграторов, запоминающее устройство пор дка, сумматор пор дка, первый вход которого подключен к выходу запоминающего устройства пор дка,
регистр пор дка, выходы которого соединены со вторыми входами элементов «И третьей группы, дешифратор пор дка, вход которого подключен к выходу сумматора пор дка, первый выход - ко второму входу первого элемента «И второй группы, а остальные (р-1)
выходов соединены с информационными входами регистра пор дка и вторыми входами со второго по p-ii элементов «И второй группы, устройство управлени , первый выход которого соединен с входами запоминающих устройств пор дка и коэффициентов, второй и
третий выходы - соответственно со вторым входом сумматора пор дка и с управл ющим входом регистра пор дка, а четвертый - со вторыми входами сумматоров приращений и элементов «И первой группы и управл ющим входом коммутатора.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1852742A SU469980A1 (ru) | 1972-12-02 | 1972-12-02 | Вычислительна система дл решени линейных дифференциальных уравнений |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1852742A SU469980A1 (ru) | 1972-12-02 | 1972-12-02 | Вычислительна система дл решени линейных дифференциальных уравнений |
Publications (1)
Publication Number | Publication Date |
---|---|
SU469980A1 true SU469980A1 (ru) | 1975-05-05 |
Family
ID=20533830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1852742A SU469980A1 (ru) | 1972-12-02 | 1972-12-02 | Вычислительна система дл решени линейных дифференциальных уравнений |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU469980A1 (ru) |
-
1972
- 1972-12-02 SU SU1852742A patent/SU469980A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3521042A (en) | Simplified digital filter | |
SU469980A1 (ru) | Вычислительна система дл решени линейных дифференциальных уравнений | |
US4012628A (en) | Filter with a reduced number of shift register taps | |
CA1192315A (en) | Systolic computational array | |
US4118784A (en) | Differential DFT digital filtering device | |
SU769572A1 (ru) | Вычислительное устройство дл решени линейных дифференциальных уравнений | |
SU1327280A1 (ru) | Цифровой фильтр | |
SU875378A1 (ru) | Устройство дл вычислени значений полинома | |
SU744555A1 (ru) | Устройство дл вычислени коэффициентов преобразовани по уолшу | |
SU596952A1 (ru) | Устройство дл решени систем дифференциальных уравнений | |
SU1164741A1 (ru) | Устройство дл оценки отношени коррел ционных моментов | |
SU798860A1 (ru) | Устройство дл решени системлиНЕйНыХ АлгЕбРАичЕСКиХ и диф-фЕРЕНциАльНыХ уРАВНЕНий | |
SU1101818A1 (ru) | Устройство дл извлечени квадратного корн из суммы квадратов двух чисел | |
JPS59161115A (ja) | 非巡回型デイジタルフイルタ | |
SU450198A1 (ru) | Цифрова интегрирующа система дл решени линейных дифференциальных уравнений | |
SU441563A1 (ru) | Устройство дл умножени | |
SU451079A1 (ru) | Множительное устройство последовательного действи | |
SU813421A1 (ru) | Устройство дл реализации алгоритмаВОлдЕРА | |
SU962925A1 (ru) | Устройство дл вычислени функции Z= @ х @ +у @ | |
SU1573460A1 (ru) | Устройство дл вычислени двумерной свертки | |
SU822196A1 (ru) | Устройство дл решени дифференциальныхуРАВНЕНий B чАСТНыХ пРОизВОдНыХ | |
SU964634A1 (ru) | Устройство дл вычислени функции х= @ + @ | |
SU1424017A1 (ru) | Устройство дл вычислени нелинейных интегральных операторов | |
SU717778A1 (ru) | Устройство дл решени систем дифференцильных уравнений | |
SU798862A1 (ru) | Устройство дл решени системлиНЕйНыХ уРАВНЕНий |