(54) ПРИЕМНИК ДИСКРЕТНОЙ ИНФОРМАЦИИ В накопитель /, с первых разр дов которого с каждым тактом информаци 1ноступает в устройство 4 обнаружбЕи ошлбок, где определ ютс синдромы пересече1ний. Номер пересечени , имеющего нулевой синдром, запоми .наетс в регистре 6 пам ти по сигналу «з дешифратора 5. Этот же сигнал за пускает счетчик 9 и разрешает работу счетчика 12, который подсчитывает число Нулевых синдромов комбинаций, хран щихс в накопителе / и выдел емых дешиф.ратором 7. Эти синдромы слредел ютс 1устройством 4 обнаружени ошибок, так как п-ое пересечение и будет Принимаемой ком бинацией. В следующем щикле работы распределител 3 номер пересечени , хран щейс в регистре 6 пам ти, сравниваетс в устройстве 8 сравнени с номером |Иересечени , имеющем нулевой Синдром в этом цикле. Число циклов, в которых -номер пересечени , имеющего нулевой синдром, один и тот же, .подсчитываетс счетчиком 10. После того, как счетчик 9 лереиолНИТс (его емкость равна емкости накопител ), ПО сигналу С его выхода в устройстве 11 сравнени сра;вниваютс показани счетчиков 10 и 12. Если показание счетчика 10 больше показаний счетчика 12, то по сигналу устройства // сравнени распределитель 3 устанавливаетс в нулевое состо ние, а регистр 6 пам ти превращаетс в счетчик, считающий в обратном натравлеиии. Распределитель 3 удерживаетс в нулевом состо нии до тех пор, пока счетчик на регистре 6 пам ти «е досчитает до нул . За это врем информаци :в наколителе / займет правильное положение, т. е. первый разр д прин той кодовой комбинации будет лежать ,в первом разр де наколител , а последний разр д прин той комбинации - в последнем разр де накопител /. Как только счетчик на регистре 6 пам ти досчитает до нул , запрет с расиределител 3 снимаетс и информаци из накопител поступает в декодер 2, где происходит исправление ошибочных комбинаций. В регистре 6 пам ти разрываютс св зи, превращающие его Б счетчик, а счетчики 9, 10 и 12 устанавливаютс в исходное состо ние. Если показание счетчика 12 больше показаний счетчика 10, то устройство // сравнени выдает сигнал, шо которому стираетс ноLMep пересечени , хран щийс в регистре 6 пам ти, счетчики 9, 10 -и 12 устанавливаютс в исходное состо ние, а информаци поступает в декодер 2, где происходит исправление ошибок. П р е д ,м е т изобретени Приемник дискретной информации, содержащий декодер, к одному из входов которого подключен первый выход распределител , второй выход которого подключен ко в,ходу устройства сравнени номеров пересечени , а через регистр лам ти, устройство Сравнени номеров пересечени - ко входу счетчика циклов, при этом ко второму входу регистра лам ти подключен дещифратор, а также устройство обнаружени ошибок, отличающийс тем, что, с целью повышени достоверлости приема информации, введены накаиитель, дешифратор синдрома -го пересечени , счетчик нулевых синдромов, устройство сравнени номеров показаний счетчиков и счетчик времени анализа, причем выход накопител через последовательно соединенные устройство обнаружени ошибок, дешифратор , соединенный со счетчикам нулевых синдромов, и счетчик времени анализа подключен к одному из входов устройства сравнени номеров показаний счетчика, к другому входу которого подключен выход устройства обнаружени ошибок через дешифратор синдрома п-го пересечени и счетчик нулевых синдромов, а к третьему входу устройства сравнени номеров показаний счетчиков, соединенного с соответствующими входами распределител и регистра пам ти, подключен выход счетчика циклов.(54) RECEIVER OF DISCRETE INFORMATION Into the accumulator /, from the first bits of which, with each clock cycle, information arrives in device 4 to detect an error, where the intersection syndromes are determined. The intersection number having a zero syndrome is stored in memory register 6 at a signal from the decoder 5. This signal also starts counter 9 and enables operation of counter 12, which counts the number of Zero combinations syndromes stored in the accumulator / and allocated decryptor 7. These syndromes are separated by 1 device 4 error detection, since the nth intersection will be the Combination received. In the following operation of the distributor 3, the intersection number stored in the memory register 6 is compared in the comparison device 8 with the intersection number having zero Syndrome in this cycle. The number of cycles in which the number of the intersection that has zero syndrome is the same is counted by counter 10. After counter 9 is leiriLITs (its capacity is equal to the capacity of the accumulator), the C signal from its output in the device 11 compares; readings of counters 10 and 12. If the readings of counter 10 are greater than those of counter 12, then by a device // comparison signal, the distributor 3 is set to the zero state, and the memory register 6 is turned into a counter that counts in reverse setting. The distributor 3 is kept in the zero state until the counter on memory register 6 “does not count to zero. During this time, the information: in the keypad / will occupy the correct position, i.e., the first bit of the received code combination will lie, in the first bit of the keypad, and the last bit of the received combination - in the last bit of the accumulator /. As soon as the counter on memory register 6 counts to zero, the prohibition from the distributor 3 is removed and the information from the accumulator enters decoder 2, where the erroneous combinations are corrected. In register 6, the memory breaks the connections that make it the B counter, and counters 9, 10 and 12 are reset. If the counter 12 reads more than the counter 10, then the device // compares a signal that is erased by the intersection LEMep stored in memory register 6, the counters 9, 10 and 12 are reset, and the information goes to the decoder 2 where error correction occurs. The invention uses a discrete information receiver, containing a decoder, to one of the inputs of which the first output of the distributor is connected, the second output of which is connected to the junction of the crossing number device, and through the register of the junction, the comparison device of the crossing number A decipher device is connected to the second cycle register input, as well as an error detection device, characterized in that, in order to increase the reliability of the information reception, a virus, a syndrome decoder - intersection counter, zero syndromes counter, a device for comparing numbers of meter readings and an analysis time counter, the accumulator output through a serially connected error detection device, a decoder connected to zero syndromes counters, and an analysis time counter connected to one of the inputs of the counter comparing the meter readings, To the other input of which the output of the device for detecting errors is connected through the decoder of the syndrome of the nth intersection and the counter of zero syndromes, and to the third input of the device comparing room-keeping counters coupled to respective inputs of the distributor and the register memory connected to the output cycle counter.