SU938415A1

SU938415A1 - Error detection and correcting device

Info

Publication number: SU938415A1
Application number: SU802972431A
Authority: SU
Inventors: Петр Григорьевич Бобин; Рудольф Адольфович Свенцицкий
Original assignee: Уральское Производственно-Техническое Предприятие "Уралэнергочермет"
Priority date: 1980-08-13
Filing date: 1980-08-13
Publication date: 1982-06-23

Description

(5/) УСТРОЙСТВО дл ОБНАРУЖЕНИЯ И ИСПРАВЛЕНИЯ ОШИБОК(5 /) DEVICE FOR DETECTION AND CORRECTION OF ERRORS

Изобретение относитс к приему дискретной информации и может быть использовано в телемеханических системах , автоматизированных системах управлени , в системах св зи. Известно устройство дл обнаружени и исправлени ошибок, содержащее приемник, канальные фильтры, амплитудные селекторы, селектор синхронизирующего импульса, распределитель тактовых импульсов, схему ИЛИ, промежуточный и выходной регистры 11 Недостатками этого устройства вл ютс низкое быстродействие и мала достоверность приема информации. Кроме того, в устройстве дл обнаружени к исправлени систематических кодов врем приема и обработки кодового слова возрастает вдвое из-за приема дополнительных контроль ных символов после приема информационных . Устройство дл обнаружени и исправлени циклических кодов должно работать от двух последовательностей тактовых импульсов. При этом частота первой последовательности равна скорости передачи информации по каналу св зи, а частота второй последовательности В К раз выше (К - число информационных импульсов в кодовой комбинации). Наиболее близким к изобретению по технической сущности вл етс устройство дл обнаружени и исправлени ошибок, состо щее из четырех счетчиков, дешифратора на четыре входа и шесть выходов и схемы исправлени , выходы которой соединены с информационными выходами устройства, а входы соединены соответственно с выхода чи дешифратора и выходами группы элементов И, первые входы которых соедине ш с управл ющим выходом распределител , а вторые входы с выхо 4г дамй соответствующих триггеров наборного устройства, установочные входы которых соединены соответственно с 393 выходами первых двенадцати элементов И наборного устройства, первые входы которых соединены соответственно с первым и вторым выходом триггера входного устройства, а вторые входы соединены с первыми шестью выходами распределител , последние четыре выхода которых соединены соответственно с вторыми входами последних четырех элементов И наборного устройства, первые входы которых соединены с первым выходом триггера входного уст ройства, а выходы соединены соответственно с первыми входами группы элементов ИЛИ, остальные входы которых соединены с установочными входами соответствующих триггеров наборного устройства, а выходы соединены с входами соответствующих счетчиков, вы- ходы которых соединены с входами дешифратора Cz. Недостатком известного устройства вл етс значительное увеличение длины кодовой комбинации за счет контрольных символов, количество которых зависит от длины слова,.что значитель но усложн ет устройство дл обнаружени и исправлени ошибок и увеличивае врем обработки кодовой комбинации. Все это, приводит к снижению эффектив ности использовани каналов св зи и достоверности вы влени ошибок. Цель изобретени - повышение досто верности вы влени ошибок. Поставленна цель достигаетс тем что в устройство, содержащее регистр дешифратор, первый, второй, третий, четвертый и п тый элементы И, первый и второй элементы ИЛИ счетный тригге и группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которых соединены с информационными выходами устройства, введены формирователь, распределитель, счетчик, дополнительный регистр, дополнительна группа элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а также первый и второй в спомогательные элементы ИСКЛОЧАЮЩЕЕ ИЛИ, первый вход устройства соединен с первым входом первого вспомогатель ного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с информационным входом регистра, входом формировател и запрещающим входом первого элемент И, выход которого соединен со счетным входом счетчика, выходы которого соединены с входами дешифратора, нулевой и единичный вь1ходы которого . соединены с первым и вторым входами второго вспомогательного элемента ИСКШЧАЮЩЕЕ ИЛИ, выход которого соединен с первым входом второго элемента И, выход которого соединен с первым входом первого элемента ИЛИ и первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ дополнительной группы элементов ИСКЛЮЧАЩЕЕ ИЛИ, выходы которых сое-; динены с первыми входами элементов ИСКЛЮЧАЩЕЕ ИЛИ группы элементов ИСКШЧАЮЩЕЕ ИЛИ, вторые входы которых соединены с выходами дополнительного регистра, информационный вход которого соединен с вторым входом первого вспомогательного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, вторым входом устройства и первым входом третьего элемента И, второй вход которого соединен с вторым входом первого элемента И, тактовыми входами регистра и дополнительного регистра и выходом второго элемента ИЛИ, входы которого соединены с выходами распределител , вход которого соединен с выходом формировател и входами сброса счетчика и счетного триггера, счетный вход и выход которого соединены соответственно с выходом третьего элемента И и первым входом четвертого элемента И, выход которого соединен с вторым входом второго элемента ИЛИ, выход которого соединен с первым входом п того элемента И, выход и второй вход которого соединены соответственно с управл ющим выходом устройства и дополнительным выходом распределител , который соединен с вторыми входами второго и четвертого элементов И, третьи входы которых соединены соответственно с инверсным выходом счетного триггера и единичным выходом дешифратора, а третьи входы элементов ИСКЛЮЧАЩЕЕ ИЛИ дополнительной группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с выходами регистра. На чертеже представлена схема устройства дл обнаружени и исправлени ошибок Устройство включает регистр 1, дешифратор 2, первый 3, второй А, третий 5, четвертый 6 и п тый 7 элементы И, первый элемент ИЛИ 8 и второй элемент ИЛИ 9 счетный триггер 10,группу элементов ИСК;таЧАЮЩЕЕ ИЛИ 11,формирователь 12, распределитель 13, счетчик 1, дополнительный реги тр 15, дополнительную группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 16, а также первый 17 и второй 18 вспомогательные элементы ИСКЛЮЧАЮЩЕЕ ИЛИ. Выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 11 соединены с информационными выходами 19 устройства , первый вход 20 устройства соединен с первым входом первого вспомогательного элемента ИСКЛЮЧАЩЕЕ ИЛИ, выход которого соединен с информационным входом регистра 1, входом формировател 12 и запрещающим входом первого элемента И 3, выход кото рого соединен со счетным входом счетчика 1 , выходы которого соединены с входами дешифратора 2, нулевой и единичный выходы которого соединены с первым и вторым входами второго вспо могательного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 18, выход которого соединен с первым входом второго элемента И t, выход которого соединен с первым входом первого элемента ИШ 8 и первым входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 16, дополнительной группы элементов ИСКШ)Ч/У(ЩЕ ИЛИ, выходы которых соединены с первыми входами элементов ИСКШЧАЮЩЕЕ ИЛИ 11 группы эле ментов ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые входы которых соединены с выходами дополнительного регистра 15, информационный вход которого соединен с вторым входом первого вспомогательного элемента ИЛИ 17, вторьи входом 21 устройства и первым входом третьего эле мента И 5, второй вход которого соеди нен с вторым входом первого элемента ИЗ тактовыми входами регистра 1 и дополнительного регистра 15 и выходом второго элемента ЛШ 9, входы которого соединены с выходами распределител 13, вход которого соединен с выходом формировател 12 и входами сброса счетчика 14 и счетного триггера 10, счетный вход и выход которого соединены соответственно с выходом третьего элемента И 5 и первым входом четвертого элемента И 6, выход которого соединен с вторым входом первого элемента ИШ 9, выход которого соединен с вторыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ дополнительной группы элементов ИСКЛОЧАЮЩЕЕ ИЛИ 16 и с первым входом п того элементов И 7, выход и второй вход которого соединены соответственно с управл ющим выходом 22 устройства и дополнительным выходом распределител 13, который соединен со вторыми входами второго и четвертого 6 элементов И, третьи которых соединены соответственно с инверсным выходом счетного триггера 10 и единичным выходом дешифратора 2, а третьи входы элементов ИСКЛОЧАЩЕЕ ИЛИ дополнительной группы элементов ИСК/ШЧАЮЩЕЕ ИЛИ 16 соединены с выходами регистра 1. Устройство дл обнаружени и исправлени ошибок работает следующим образом. По приходу синхронизирующего сигнала , отличающегос от информационного большей длительностью, срабатывает формирователь 12, сигналом с выхода которого запускаетс распределитель 13, (пул етс счетчик Ц и счетный триггер 10, тем самым подготавлива устройство к приему кодового слова. Принимаема кодова последовательность , образованна из четных и нечетных элементов кода, поступает соответственно на первый и второй вход устройства, провер етс на идентичность первым вспомогательным элементом ИСКЛОЧАЩЕЕ ИЛИ 17, сигналы с выхода которого поступают на вход формировател 12, информационнь вход регистра 1, служащего дл регистрации разр дов кода, в которых произошло искажение и запрещающий вход первого элемента И 3, служ нцего дл формировани сигналов записи количества элементов кода, подверженных искажению. Кроме того, сигналы нечетныхэлементов кода, приход щих на второй вход устройства, поступают также на информа«(иомный вход дополнительного регистра 15, служащего дл промежуточного хранени П{жнимаемой информации , и а первый вход третьего элемента i 5, служащего дл формировани сигналов, поступакицих на вход счетного триггера 10. Сигналами, сформированными вторым элементом ИЛИ 9 происходит запись результатов проверки на идентичность четных и нечетных элементов кода в регистр .1, запись нечетных элементов кода в дополнительный регистр 15, подсчет элементов кода, прдверженных однократному искажению, счетчиком 1, проверка на четность нечетных элементов кода счетным триггером 10.The invention relates to the reception of discrete information and can be used in telemechanical systems, automated control systems, in communication systems. A device for detecting and correcting errors is known, which contains a receiver, channel filters, amplitude selectors, a clock pulse selector, a clock distributor, an OR circuit, intermediate and output registers 11. The disadvantages of this device are low performance and low reliability of data reception. In addition, in the device for detecting the correction of systematic codes, the time of reception and processing of a code word is doubled due to the reception of additional control symbols after the reception of information symbols. A device for detecting and correcting cyclic codes should operate on two clock pulse sequences. The frequency of the first sequence is equal to the speed of information transmission over the communication channel, and the frequency of the second sequence K K is higher (K is the number of information pulses in the code combination). The closest to the invention to the technical essence is a device for detecting and correcting errors, consisting of four counters, a decoder for four inputs and six outputs and a correction circuit, the outputs of which are connected to the information outputs of the device, and the inputs are connected respectively to the output of the decoder and the outputs of the group of elements I, the first inputs of which are connected to the control output of the distributor, and the second inputs from the output 4g of the ladies of the corresponding triggers of the dialer, the installation inputs of which United respectively with 393 outputs of the first twelve elements AND dialing device, the first inputs of which are connected respectively to the first and second output of the input device trigger, and the second inputs are connected to the first six outputs of the distributor, the last four outputs of which are connected respectively to the second inputs of the last four elements And dial devices, the first inputs of which are connected to the first output of the trigger of the input device, and the outputs are connected respectively to the first inputs of a group of elements OR, the remaining inputs of which are connected to the installation inputs of the corresponding triggers of the dialer, and the outputs are connected to the inputs of the corresponding counters, the outputs of which are connected to the inputs of the decoder Cz. A disadvantage of the known device is a significant increase in the length of a code combination due to control symbols, the number of which depends on the length of the word, which significantly complicates the device to detect and correct errors and increase the processing time of the code combination. All this leads to a decrease in the efficiency of use of communication channels and the reliability of error detection. The purpose of the invention is to increase the reliability of error detection. The goal is achieved by the fact that the first, second, third, fourth, and fifth elements AND, the first and second elements OR the counting trigger and the group of EXCLUSIVE OR elements, whose outputs are connected to the information outputs of the device, are entered into the device containing the register descrambler , counter, additional register, additional group of elements EXCLUSIVE OR, and also the first and second in auxiliary elements EXCLUSIVE OR, the first input of the device is connected to the first input of the first auxiliary EXCLUSIVE OR, the output of which is connected to the information input of the register, the input of the imaging device and the prohibiting input of the first element AND, the output of which is connected to the counting input of the counter, the outputs of which are connected to the inputs of the decoder, whose zero and one inputs. connected to the first and second inputs of the second auxiliary element EXCESSIVE OR, the output of which is connected to the first input of the second element AND, the output of which is connected to the first input of the first element OR and the first inputs of the elements EXCLUSIVE OR of an additional group of elements EXCLUSIVE OR, the outputs of which connect; dinene with the first inputs of the EXCLUSIVE OR elements of the EXCELERATING OR elements, the second inputs of which are connected to the outputs of the additional register, whose information input is connected to the second input of the first auxiliary element EXCLUSIVE OR, the second input of the device and the first input of the third element I, the second input of which is connected to the second the input of the first element And, the clock inputs of the register and the additional register and the output of the second element OR, whose inputs are connected to the outputs of the distributor, whose input о is connected to the output of the imager and the reset inputs of the counter and counting trigger, the counting input and output of which are connected respectively to the output of the third element AND and the first input of the fourth element AND, the output of which is connected to the second input of the second element OR, the output of which is connected to the first input of the fifth And, the output and the second input of which are connected respectively to the control output of the device and the additional output of the distributor, which is connected to the second inputs of the second and fourth elements And, the third inputs which are connected respectively with the inverse output of the counting trigger and the unit output of the decoder, and the third inputs of the EXCLUSIVE OR additional elements of the EXCLUSIVE OR elements are connected to the outputs of the register. The drawing shows a diagram of a device for detecting and correcting errors. The device includes a register 1, a decoder 2, the first 3, the second A, the third 5, the fourth 6 and the fifth 7 AND elements, the first OR 8 element and the second OR 9 element are counting trigger 10, the group SEARCHING; SHOCKING OR 11, shaper 12, distributor 13, counter 1, additional register 15, additional group of elements EXCLUSIVE OR 16, as well as the first 17 and second 18 auxiliary elements EXCLUSIVE OR. The outputs of the EXCLUSIVE OR 11 elements are connected to the information outputs 19 of the device, the first input 20 of the device is connected to the first input of the first auxiliary element EXCLUSIVE OR, the output of which is connected to the information input of the register 1, the input of the imaging unit 12 and the inhibiting input of the first element I 3, the output of which is connected with the counting input of the counter 1, the outputs of which are connected to the inputs of the decoder 2, the zero and single outputs of which are connected to the first and second inputs of the second auxiliary element EXCLUSIVE LI 18, the output of which is connected to the first input of the second element AND t, the output of which is connected to the first input of the first ISh 8 element and the first inputs of the EXCLUSIVE OR 16 elements, an additional group of ICS elements) W / O (SCHE OR, whose outputs are connected to the first inputs elements EXCELERNING OR 11 of the group of elements EXCLUSIVE OR, the second inputs of which are connected to the outputs of the additional register 15, whose information input is connected to the second input of the first auxiliary element OR 17, the second input 21 of the device and the first input Another element of AND 5, the second input of which is connected to the second input of the first element FROM the clock inputs of register 1 and the additional register 15 and the output of the second element LS 9, the inputs of which are connected to the outputs of the distributor 13, the input of which is connected to the output of the former 12 and the reset inputs the counter 14 and the counting trigger 10, the counting input and the output of which are connected respectively to the output of the third element And 5 and the first input of the fourth element And 6, the output of which is connected to the second input of the first element ISH 9, the output of which is connected n with the second inputs of the EXCLUSIVE OR elements of an additional group of elements EXCLUSIVE OR 16 and with the first input of the fifth elements AND 7, the output and the second input of which are connected respectively to the control output 22 of the device and the additional output of the distributor 13, which is connected to the second inputs of the second and fourth 6 And elements, the third of which are connected respectively with the inverse output of the counting trigger 10 and the single output of the decoder 2, and the third inputs of the elements EXCLUSIVE OR of an additional group of elements of the CLAIM / SHCHA The present OR 16 are connected to the outputs of the register 1. An apparatus for error detection and correction works as follows. Upon the arrival of a synchronizing signal that is different from the information longer, shaper 12 triggers, with a signal from the output of which the distributor 13 is triggered (counter C and counting trigger 10 are pulsed, thereby preparing the device to receive a code word. The received code sequence formed from even and odd code elements, respectively, are fed to the first and second inputs of the device, checked for identity by the first auxiliary element EXCLUSIVE OR 17, the signals from which They are fed to the input of the generator 12, the information input of the register 1, which is used to register code bits, in which distortion occurred and prohibits the input of the first element 3, to form signals to record the number of code elements susceptible to distortion. arriving at the second input of the device also arrive at the information (the input of the additional register 15, which serves for the intermediate storage of the P {zhzhimaya information, and the first input of the third element i 5, which serves for forming signals input to the counting trigger 10. The signals generated by the second element OR 9 record the results of checking for the identity of even and odd code elements into register .1, write odd code elements into additional register 15, count the code elements that are subject to a one-time distortion, counter 1, even parity check of odd code elements by a counting trigger 10.

7979

По окончанию приема кодового слова на последнем такте распределител 13 происходит анализ прин того сообщени на достоверность, вы вление и исправление ошибки.At the end of the reception of the code word, at the last clock of the distributor 13, the received message is analyzed for accuracy, detection and error correction.

Анализ сообщени о наличии искажени кодового слова происходит по сопоставлению состо ний выходных сигналов дешифратора 2 и счетного триггера 10.The analysis of the message about the presence of a code word distortion occurs by comparing the states of the output signals of the decoder 2 and the counting trigger 10.

Возможны следующие случаи искажений в зависимости от этих состо ний.The following cases of distortion are possible depending on these states.

Наличие сигнала на нулевом и единичном выходе дешифратора 2 и нулево состо ние счетного триггера 10 показывает , что искажений в кодовом слове нет при наличии сигнала на нулевом выходе дешифратора 2 и имеет место искажение одного четного элемента кода при наличии сигнала на единичном выходе дешифратора 2.The presence of a signal at the zero and single output of the decoder 2 and the zero state of the counting trigger 10 shows that there are no distortions in the code word when there is a signal at the zero output of the decoder 2 and there is a distortion of one even code element in the presence of a signal at the single output of the decoder 2.

При наличии сигнала на единичном выходе дешифратора 2 и единичного состо ни счетного триггера 10 говорит о том, что произошло искажение одного нечетного элемента кода.If there is a signal at the single output of the decoder 2 and the single state of the counting trigger 10, it indicates that a distortion of one odd code element has occurred.

Наличие сигнала на нулевом выходе дешифратора 2 и единичного состо ни счетного триггера 10 показывает наличие искажени четных и нечетных элементах кода в одинаковых разр дах кодовой комбинации нечетной кратности .The presence of a signal at the zero output of the decoder 2 and the single state of the countable trigger 10 indicates the presence of distortion of even and odd code elements in the same bits of the code combination of odd multiplicity.

Отсутствие сигналов на нулевом и единичном выходе дешифратора 2 независимо от состо ни счетного триггера 10 говорит о искажении четных и нечетных элементов кода не в одинаковы разр дах кодовой комбинации четной или нечетной кратности.The absence of signals at the zero and single output of the decoder 2, regardless of the state of the counting trigger 10, indicates that the even and odd code elements are not distorted at the same bits of the code combination of even or odd times.

Сигнал о наличии искажени одного четного элемента кода или отсутстви искажени формируетс вторым вспомогательным элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 18 и вторым элементом И . Четвертым, элементом И 6 формируетс сигнал наличи искажени одного нечетного элемента кода.The signal of the presence of a distortion of one even-numbered code element or the absence of a distortion is generated by the second auxiliary element EXCLUSIVE OR 18 and the second AND element. The fourth, element 6, forms a signal of the presence of a distortion of one odd code element.

Если имеетс наличие искажени одного четного элемента кода или отсутствие искажени кода, то на два входа каждого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ дополнительной группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 16 поступают единичные сигналы, сформированные вторым элеме том И и первым элементом ИЛИ 8, поэтому на выходе элементов ИСКШЧАЮЩЕЕ ИЛИ дополнительной группы эле58If there is a distortion of one even code element or no code distortion, then the two inputs of each element are EXCLUSIVE OR an additional group of elements EXCLUSIVE OR 16 receive single signals formed by the second element AND and the first element OR 8, therefore the output of the elements EXCLUSIVE OR additional group ele58

ентов ИСКЛЮЧАЩЕЕ ИЛИ 1б будут нулеые сигналы, которые поступают на ервые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 11. На вторые входы элементов СКЛЮЧАЮЩЕЕ ИЛИ группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 11 поступают сигналы с выхода дополнительного регистра 15. Поэтому на информационные выходы на последнем такте распределител 13 информаци поступает без исправлени .The entrants EXCLUSIVE OR 1b will have zero signals that go to the first inputs of the EXCLUSIVE OR 11 elements. The second inputs of the CONCLUSIVE OR element groups EXCLUSIVE OR 11 receive signals from the output of the additional register 15. Therefore, the information outputs on the last clock of the distributor 13 receive information without correction .

Если имеетс наличие искажени одного нечетного элемента кода, говор щее о том, что прин та и записанна в дополнительный регистр 15 информаци недостоверна, то на входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ дополнительной группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 11 поступают следующие сигналы: нулевой сигнал на первые входы с выхода второго элемента И k; единичный сигнал на вторые входы с выхода первого элемента ИЛИ 8, на третьи выходы поступают сигналы с выхода регистра 1 . 1If there is a distortion of one odd code element, indicating that the information received and recorded in the additional register 15 is invalid, then the inputs of the EXCLUSIVE or additional elements of the EXCLUSIVE OR 11 elements receive the following signals: zero signal to the first inputs from the second output the element And k; a single signal to the second inputs from the output of the first element OR 8, to the third outputs signals from the output of the register 1. one

Так как нулевой сигнал с выхода регистра 1 говорит о наличии искажени в данном разр де кода, а единичный сигнал - об отсутствии искажени в данном разр де, то на выходах тех элементов ИСКЛЮЧАЮЩЕЕ ИЛИ дополнительной группы элементов ИСКШЧАЮЩЕЕ ИЛИ 16 будут нулевые сигналы, на третьи входы которых поступают единичные сигналы с выходов регистра 1, и единичны е сигналы у тех элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, на третьи входы которых поступают нулевые сигналы с выхода дешифратора 2, говор щие о том, что в этом разр де кодового слова произошлр искажение.Since the zero signal from the output of register 1 indicates the presence of a distortion in this code bit, and a single signal indicates that there is no distortion in this bit, then the outputs of those elements are EXCLUSIVE OR an additional group of elements EXCLUSIVE OR 16 there will be zero signals, on the third inputs which receive single signals from the outputs of register 1, and single signals from those elements EXCLUSIVE OR, to the third inputs of which receive zero signals from the output of the decoder 2, indicating that this codeword has distorted .

Поэтому на последнем такте распределител при наличии искажени одного нечетного элемента кода произойдет исправление единичной ошибки. Исправит ошибку тот элемент ИСКШЧАЮЩЕЕ ИЛИ группы элементов ИСКЛОЧАЮЩЕЕ ИЛИ 11, на вход которого поступает единичный сигнал с соответствующего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ дополнительной группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 16.Therefore, on the last clock of the distributor, if there is a distortion of one odd code element, a single error will be corrected. Correct the error that element EXCLUSIVE OR of the group of elements EXCLUSIVE OR 11, to the input of which a single signal is received from the corresponding element EXCLUSIVE OR of an additional group of elements EXCLUSIVE OR 16.

Claims

The information read signal, which arrives at the control output of the device, is formed by the fifth element AND 7 at the last clock of the distributor in the presence of single signals at the output of the second Q or fourth element AND 6. If there is distortion of even and odd code elements at the same bits a code combination of odd multiplicity or distortion of several even and odd elements of a code not in the same bits of a code combination of even or odd multiplicity, the formation of a signal for reading information did not occur dit and brakuets message. Thus, the device allows detecting all errors of odd multiplicity, part of errors of even multiplicity, as well as correcting one-time errors when the message transmission time is increased only by the duration of one single character. At the same time, the accuracy of accounting and control information is increased by an order of magnitude in relative units. Claims An error detection and correction device comprising a decoder register, first, second, third, fourth and fifth elements AND, first and second elements OR, a counting trigger and a group of elements EXCLUSIVE OR, the outputs of which are connected to the information outputs of the device, that, in order to increase the reliability of error detection, a driver, a distributor, a counter, an additional register, an additional group of elements EXCLUSIVE OR, as well as the first and second auxiliary elements EXCLUSIVE OR, the first input of the device is connected to the first input of the first auxiliary element EXCLUSIVE OR, the output of which is connected to the information input of the register, the input of the driver and the inhibiting input of the first element And, the output of which is connected to the counting so M.

the input of the counter whose outputs are connected to the inputs of the decoder, the zero and single outputs of which are connected

2. Shl pobersky V.I. Fundamentals of technology for the transmission of discrete messages. M., SV, 1973 (prototype). with the first and second inputs of the second auxiliary element EXCLUSIVE OR, the output of which is connected to the first input of the second element AND, the output of which is connected to the first input of the first element OR and the first inputs of the elements EXCLUSIVE OR of an additional group of elements EXCLUSIVE OR, the outputs of which are connected to the first inputs of the elements EXCLUSIVE OR groups of elements EXCEPTIVE OR, the second inputs of which are connected to the outputs of the additional register, the information input of which is connected to the second input of the first auxiliary It is the first EXCELENT OR element, the second input of the device and the first input of the third AND element, the second input of which is connected to the second input of the first AND element, clock inputs of the register and the additional register and the output of the second OR element, whose inputs are connected to the outputs of the distributor whose input is connected to the output driver and reset inputs of the counter and the counting trigger, the counting input and output of which are connected respectively to the output of the third Element And and the first input of the fourth And element, the output of which is connected with the second input of the second element OR, the output of which is connected to the first input of the fifth element AND, the output and second input of which are connected respectively to the control output of the device and the additional output of the distributor, which is connected to the second inputs of the second and fourth elements AND, the third inputs of which are connected respectively, with the inverse output of the counting trigger and the single output of the decoder, and the third inputs of the EXCLUSIVE / SECURING OR elements of an additional group of the EXCLUSIVE OR elements are connected to the outputs of the register. Sources of information taken into account during the examination 1. V. V. Tutevich. Telemechanika. Energie, 1973.