SU463145A1

SU463145A1 - Device for managing online storage

Info

Publication number: SU463145A1
Application number: SU1846333A
Authority: SU
Inventors: Лев Петрович Грузнов; Михаил Яковлевич Дроздов; Игорь Николаевич Журавлев; Валентин Петрович Карпычев; Юрий Константинович Кутьин; Лазарь Моисеевич Шагас
Original assignee: Ивановский научно-исследовательский институт хлопчатобумажной промышленности
Priority date: 1972-10-30
Filing date: 1972-10-30
Publication date: 1975-03-05

Description

1one

Изобретение относитс к запоминающим устройствам.This invention relates to memory devices.

Известно устройство дл управлени оперативным накопителем, содержаш,ее регистр адреса , подключенный к счетчику адреса и через усилители - к дешифраторам адреса, ключевые схемы, соединенные с регистром числа, схемой управлени , регистром адреса и управл ющими шинами.A device for controlling a RAM is known, which contains its address register connected to the address counter and via amplifiers to the address decoder, the key circuits connected to the number register, the control circuit, the address register and control buses.

Описываемое устройство отличаетс от известного тем, что оно содержит дополнительный счетчик, дополнительные ключевые схемы и схему режима работы, входы которой подключены к управл ющим щинам, а выходы - ко входам ключевых схем и дополнительных ключевых схем, выходы которых соединены соответственно со входами одной части регистра числа, счетчика адреса и дополнительного счетчика, разр дные входы и выходы которого подключены к другой части регистра числа. Это позвол ет повысить быстродействие устройства.The described device differs from the well-known in that it contains an additional counter, additional key circuits and an operating mode circuit, the inputs of which are connected to controllers, and the outputs to the inputs of key circuits and additional key circuits whose outputs are connected respectively to the inputs of one part of the register. a number, an address counter and an additional counter, the bit inputs and outputs of which are connected to another part of the number register. This makes it possible to increase the speed of the device.

На чертеже изображена блок-схема устройства .The drawing shows a block diagram of the device.

Устройство содержит регистр адреса 1 со входом 2, регистр числа 3, адреспые усилители 4, дешифраторы 5, адресные ключевые схемы 6, формирователи 7, усилители считывани 8, схему управлени 9, схему режима работы 10, дополнительные 11 и основные 12The device contains address register 1 with input 2, register number 3, address amplifiers 4, decoders 5, address key circuits 6, drivers 7, read amplifiers 8, control circuit 9, operating mode circuit 10, additional 11 and main 12

ключевые , счетчик адреса 13, дополнительный счетчик 14, схему «ИЛИ 15, кодовые и управл ющие шины 16-29. Входы схемы 10 подключены к управл ющим шпнам 26-29, а выходы 30 и 31 - ко входам схем 11 и 12. Выход 32 схемы 9 соединен с одной из схем 12, а вход 33 - с выходом схемы 15. Адресные ключевые схемы 6, часть формирователей 7 и усилители 8 соединены с управл емым накопителем 34.key, address counter 13, additional counter 14, scheme OR 15, code and control buses 16-29. The inputs of the circuit 10 are connected to the control springs 26-29, and the outputs 30 and 31 to the inputs of the circuits 11 and 12. The output 32 of the circuit 9 is connected to one of the circuits 12, and the input 33 is connected to the output of the circuit 15. Address key circuits 6, a part of the formers 7 and the amplifiers 8 are connected to the controlled storage 34.

Выходы дополнительных ключевых схем 11 соединены соответственно со входами одной части регистра числа 3, счетчика адреса 13 и дополнительного счетчика 14, входы и выходы которого подключены к другой части регистра 3.The outputs of the additional key circuits 11 are connected respectively to the inputs of one part of the register of number 3, the counter of address 13 and the additional counter 14, the inputs and outputs of which are connected to another part of the register 3.

Накопитель устройства работает в двух режимах: в комплексном, когда оп работает в составе машины п выполн ет обычные функЦии по командам управл ющего устройства машипы, и в автономном - в случае приема им информации от внешнего источника и команд , формируемых непосредственно в нем. Устройство работает следующим образом.The device's drive operates in two modes: integrated, when operated as part of a machine, and performs normal functions on commands from the control unit of the machine, and offline, in the case of receiving information from an external source and commands generated directly in it. The device works as follows.

Импульс из устройства управлени машины (на чертеже не показано), поступающнй на шипу 26 схемы режи: а работы 10, переводит накопитель 34 в режим автономной работы. В этом случае па выходе 31 схемы 10 по вл етс запреп,ающ1)й потенциал, который закрывает ключевые схемы 12. Одновременно на выходе 30 схемы 10 возникает разрешающий потенциал, который открывает ключевые схемы 11. Илшульсный код сообщени от внещнего источника, лостунающий но щине 18, записываетс в отведенную дл него часть регистра числа 3. Друга часть этого регистра совместно со счетчиком 14 отсчитывает секундные импульсы от внешнего датчика (на чертеже не показан), поступающие по шипе 19 начина с момента .перевода накопител 34 в автономный режим работы. Код сообщени , приход ндий по щине 18 в часть регистра числа 3, одновременно подаетс на схему «ИЛИ 15, где из него формируетс импульс залиси информации . Последний направл етс в схему управлени 9, в которой он нреобразуетс в импульсы перезаписи содержимого регистра числа 3 в накопитель 34. В конце цикла записи каждого сообщени схема управлени 9 выдает импульс установки в нуль части регистра числа 3 и импульс конца обращени , который поступает в счетчик адреса 13 и используетс в нем дл установки адреса следуюплего сообщени (т. е. увеличивает содержимое регистра адреса 1 на единицу). Таким образом, информаци , записанна в реальном масштабе времени, последовательно заполн ет накопитель 34. По заполнении последней чейки накопител на выходе счетчика 13 по вл етс импульс , который, пройд по шине 29 в схему 10, переключает накопитель 34 в комплексный режим работы. По шине 21 он попадает на другой накопитель (на чертеже не показан ) и переводит его в автономный режим, по шине 22 - в управл ющее устройство машины , вл сь сигналом о заполнении данного накопител 34. В комплексном режиме работы потенциалы на выходах 30 и 31 схемы 10 измен ют свой знак. Ключевые схемы 12 открываютс , схемы 11 закрываютс . Как указывалось выще, импульс заполнени накопител 34 поступает по щине 21 во второй накопитель и переключает его в автономный режим. C этого момента информаци от внешнего источника принимаетс и записываетс вторым накопителем. После заполнени второго накопител он автоматически переключаетс в комплексный рсжи.м работы и в свою очередь выдает импульс заполнени , который проходит по шппе 27 в схему 10, переключа пакопитель 34 в автономный режим . Предмет и з о б р е т е н и Устройство дл управлепи оперативным накопителем, содержащее регистр адреса, подк;гючеппый к счетчику адреса и через усилители - к дешифраторам адреса, ключевые схемы, соедипенные с регистром числа, схемой управлени , регистром адреса и управл ющими щинами, отличающеес тем, что, с Целью повышени быстродействи , опо содержит дополнительный счетчик, дополнительные ключевые схемы и схему режима работы , входы которой подключены к управл ющим щинам, а выходы - ко входам ключевых схем и дополнительных ключевых схем, выходы которых соединены соответственно со входами одной части регистра числа, счетчика адреса и дополнительного счетчика, разр дные входы и выходы которого подключены к другой части регистра числа.The impulse from the machine control unit (not shown in the drawing) coming on the mode circuit spike 26: in operation 10, puts the accumulator 34 into autonomous operation mode. In this case, the output 31 of the circuit 10 appears zaprep, potential 1 st potential, which closes the key circuits 12. Simultaneously, at the output 30 of the circuit 10, a resolving potential arises, which opens the key circuits 11. The message pulse code from the external source stays on 18 is recorded in the part of the register of the number 3 assigned to it. Another part of this register, together with counter 14, counts the second pulses from an external sensor (not shown) arriving on the spike 19 starting from the moment the transfer of the drive 34 into offline bench press. The message code, the arrival of ndy along the tongue 18 to the part of the register of the number 3, is simultaneously applied to the circuit OR 15, where a pulse of information is formed from it. The latter is sent to the control circuit 9, in which it converts the pulses of rewriting the contents of the register number 3 to the accumulator 34. At the end of the write cycle of each message, the control circuit 9 generates a pulse to zero the part of the register 3 and the pulse to the end of the circulation, which goes to the counter address 13 and is used in it to set the address of the next message (i.e., increment the contents of address register 1 by one). Thus, the information recorded in real time sequentially fills drive 34. Upon filling the last drive slot, a pulse appears at the output of counter 13, which, having passed along bus 29 to circuit 10, switches drive 34 to a complex operation mode. It goes across bus 21 to another storage device (not shown) and puts it offline, via bus 22 to the control device of the machine, indicating that this storage device 34 is full. In complex operation mode, the potentials at outputs 30 and 31 diagrams 10 change their sign. Key circuits 12 open, circuits 11 close. As mentioned above, the pulse of the accumulator 34 enters along the busbar 21 into the second accumulator and switches it to the autonomous mode. From now on, information from an external source is received and recorded by the second accumulator. After the second accumulator is filled, it automatically switches to the integrated operation of the work and in turn generates a filling pulse, which travels through the spit 27 into the circuit 10, switching the pump 34 to an autonomous mode. Subject and datas A device for controlling an operative accumulator containing an address register, added to an address counter and via amplifiers to address decoders, key circuits connected with a register of numbers, a control circuit, an address register and control In order to improve speed, the counter contains an additional counter, additional key circuits and a mode of operation mode, the inputs of which are connected to the control layers, and the outputs to the inputs of key circuits and additional key diagrams. chem, the outputs of which are respectively connected to the inputs of one part of the register, the address counter and an additional counter The discharge inputs and outputs of which are connected to another portion of the register.