SU640336A1

SU640336A1 - Logic device for control of printing units

Info

Publication number: SU640336A1
Application number: SU731941438A
Authority: SU
Inventors: Эрмер Франк
Original assignee: Феб Комбинат Центроник(Инопредприятие)
Priority date: 1972-07-11
Filing date: 1973-07-10
Publication date: 1978-12-30
Also published as: CS206560B1; DE2330412B2; DD98385A1; FR2192494A5; DE2330412A1

Description

1one

Изобретение относитс к схемам дл управлени местоположением печатного агрегата , в частности механизма последовательной печати, причем каждому месту печати приписан адрес в двоичной, предпочтительно дуальной форме.The invention relates to circuits for controlling the location of a printing assembly, in particular a sequential printing mechanism, with each printing location being assigned an address in binary, preferably dual form.

Известны схемы дл управлени местоположением , работающие но принципу непрерывного сравнени запрограммированного адреса и какого-то мгновенного местоположени подвижного узла, причем они выдают сигнал «Меньше, «Больше или «Равен, по которому и начинаетс соответствующа фаза движени . Сигнал приостановки такой схемой выдаетс только тогда, когда адреса уже соответствуют.The schemes for location control are known, but operate on the principle of continuous comparison of the programmed address and some instantaneous location of the mobile node, and they give out a Less Than or More Equal signal, which the corresponding phase of the movement begins. A pause signal is generated by such a scheme only when the addresses already match.

Известны схемы управлени печатающими устройствами, действие которых основано на определении различи фактического и заданного положений печатного устройства при помощи комбинаций элементарных логических схем 1.Known control circuits for printing devices, whose operation is based on determining the difference between the actual and specified positions of the printing device using combinations of elementary logic circuits 1.

Однако известные схемы не выполн ют многих задач, необходимых при управлении печатью. К ним относ тс определение направлени и скорости перемещени печатающего устройства, момента остановки с определением необходимого тормозного пути и т. д.However, prior art schemes do not perform many of the tasks required in print management. These include determining the direction and speed of movement of the printing device, stopping time, determining the required stopping distance, etc.

Наиболее близкое к изобретению техническое решение - логическое устройство дл управлени блоками печати, содержащее разр дные сумматоры, один выход каждого из которых подключен к одному из входов последующего сумматора, другие входы которых подключены к входным каналам , один из выходов последнего разр дного сумматора соединен с одним из входов первого разр дного сумматора 2.The closest technical solution to the invention is a logical device for controlling print blocks containing bit adders, one output of each of which is connected to one of the inputs of a subsequent adder, the other inputs of which are connected to input channels, one of the outputs of the last bit adder is connected to one from the inputs of the first bit adder 2.

Недостатком этого устройства вл етс низкое быстродействие.A disadvantage of this device is its low speed.

Цель изобретени - повышение быстродействи устройства.The purpose of the invention is to increase the speed of the device.

Поставленна цель достигаетс тем, что в предлагаемом устройстве установлены элементы пам ти, НН, ИЛИ и И, причем другие выходы первого и второго разр дных сумматоров соединены с первым элементом И, а выходы остальных разр дных сумматоров - с входами второго элемента И и элемента ИЛИ. Выходы первого и второго элементов И подключены к входам третьего элемента И, а выходы второго элемента И через элемент НЕ и элемент ИЛИ непосредственно соединены с четвертым элементом И, св занного выходом с первым входом первого элемента пам ти и входом второго элемента НЕ, выход которого и первый лнисрсный выход пам ти подключены к входам п того элемента И, соединенного с первым входом второго элемента пам тп, второй вход которого соединен с выходом третьего элемента И н вторым входом первого элемента пам ти, второй инверсный выход которого н выход второго элемента НЕ подключены к входам шестого элемента И. Выходы третьего и шестого элементов И, второй ннверсный выход первого элемента пам тн, выход второго элемента пам ти н выход последнего разр дного сумматора соединены с выходными каналами устройства.The goal is achieved by the fact that in the proposed device memory elements, HH, OR and AND are installed, the other outputs of the first and second bit adders are connected to the first AND element, and the outputs of the other bit adders - to the inputs of the second AND element and the OR element . The outputs of the first and second elements AND are connected to the inputs of the third element AND, and the outputs of the second element AND through the element NOT and the element OR are directly connected to the fourth element AND connected to the output of the first input of the first memory element and the input of the second element NOT whose output and the first memory memory output is connected to the inputs of the fifth And element connected to the first input of the second memory element, the second input of which is connected to the output of the third element And the second input of the first memory element, the second inverse od which the n output of the second member is not connected to the sixth input element I. The outputs of the third and sixth AND gates, the second nnversny output of the first memory element tn, output of the second memory element n output of the last adder discharge device connected to the output channels.

На чертеже показана функциональна схема устройства.The drawing shows the functional diagram of the device.

Логическое устройство дл управлени блоками печати содержит разр диые с)мматоры li-1т, один из выходов каждого из которых иодключен к одному из входов ноеледнего, а выход последнего сумматора 1т подключен к входу первого еумматора li. Разр дные сумматоры представл ют собой в совокупности счетно-решающую схему , к входам сумматоров которой подключены входные каналы 2i-2m и . по которым соответственно поступают сигналы мгновенного местоположени блоков печати и задаваемого адреса.A logical unit for controlling print blocks contains bit li-1m c) mmators, one of the outputs of each of which is connected to one of the entrances of one week, and the output of the last adder 1t is connected to the input of the first limator. The bit adders are, in aggregate, a computational-decisive circuit, to the inputs of which adders are connected the input channels 2i-2m and. the signals of the instantaneous location of the print blocks and the specified address respectively are received.

В устройство вход т также логические элементы И 4-9, элемеит ИЛИ 10, элементы НЕ 11 и 12 и элементы 13 и 14 пам ти. Одии из выходов сумматоров li и Ь подключены к элементу И 5, а выходы других сумматоров 1з-1т - к входам элемента И 4 и ИЛИ 10. Выходы элементов 4, 5 и 10 и сумматора 1т соединены с блоком 15 оценки сигналов, состо шнм из элементов 6-9, 11, 12.The device also includes logical elements AND 4-9, element OR 10, elements NOT 11 and 12, and elements 13 and 14 of the memory. One of the outputs of the adders li and b are connected to the element And 5, and the outputs of the other adders 1z-1t - to the inputs of the element And 4 and OR 10. The outputs of the elements 4, 5 and 10 and the adder 1t are connected to the unit 15 for evaluating the signals elements 6-9, 11, 12.

Первый элемент 13 пам ти служит дл управлени табул цией, второй элемент 14 пам ти - дл управлени шаговым движением . К входу элемента 13 пам ти через элементы И 6 и 7 и элемент НЕ 11 поступают сигналы от элементов И 4 и 5 и ИЛИ 10. К входам элемента 14 пам ти подаютс сигиалы с элементов И 6 и 8, который обрабатывает сигналы с выходов элементов 13, 7 и 12. С выхода элемента И 9, подключенного к выходам элементов 13 и 12, снимаетс сигнал об окончании табул ции и начале процееса торможени . Сигнал равенства адресов с выхода элемента 6 используетс дл стирани пам ти в элементе 13.The first memory element 13 serves to control the tabulation, the second memory element 14 serves to control the step motion. The input of the memory element 13 through the elements 6 and 7 and the element 11 does not receive signals from the elements 4 and 5 and 10. To the inputs of the memory element 14, signals are sent from the elements 6 and 8, which process the signals from the outputs of the elements 13 , 7, and 12. From the output of element 9, connected to the outputs of elements 13 and 12, the signal about the end of the tabulation and the beginning of the deceleration is removed. Equalization of addresses from the output of element 6 is used to erase the memory in element 13.

Выход сзшматора 1т без изменени используетс дл формировани сигнала табул ции или шагового движени .The output of the smashing device 1t without change is used to form a tabulation or step motion signal.

При наличии информации о мгновенном положении блоков печати (входы 2i-2m) и задаваемом адресе (входы 3i-3™) в сумматорах осуществл етс суммирование. Так как один из адресов подаетс дополнительным кодом, то при равенстве адресов наIf there is information about the instantaneous position of the print blocks (inputs 2i-2m) and the address to be set (inputs 3i-3 ™) in the adders, the summation is performed. Since one of the addresses is supplied with an additional code, then if the addresses on

всех выходах результатои получаютс логические единицы. Б случае элементы 4, 5 и 6 вырабатывают единицы на выходах, из которых выход элемента 6 вл етс сигналом равенства адресов «Адреса равны. Благодар тому, что этот сигнал равенепва подастс также на элемснтьг 13 и 14, оп нредотврашает по вление на выходах элементов пам ти сигналов, и блок нечатн неall outputs result in logical units. In the case of elements 4, 5 and 6, units are generated at the outputs, of which the output of element 6 is a signal of the equality of the addresses are equal. Due to the fact that this signal is also applied to the elements 13 and 14, it does not appear at the outputs of the memory elements of the signals, and the block is not traced.

движетс . Если мгновенное положение и задаваемый адрес отличаютс на одну, две или три единицы младших разр дов, то выходы сумматоров li-,„ is лависимостн от направлени рассогласованы, либо всеis moving. If the instantaneous position and the specified address differ by one, two or three lower order bits, then the outputs of the adders li-, is independent of the direction are mismatched, or all

нулевые, либо все единичные, тэк что выходные сигналы элементов 4 и 10 одинаковы . При этом выходной сигнал элемента 7 также всегда нулевой. Через элементы 12, 13 и 8 элемент 14 становитс в режимzero, or all single, taek that the output signals of elements 4 and 10 are the same. In this case, the output signal of the element 7 is also always zero. Through elements 12, 13 and 8, element 14 becomes in mode

«Подхвата.“Pick up.

В процессе последующего шагового движени , направление которого определ етс значением сигнала с су.мматора 1т, с каждым шагом измен етс значение мгновенного положени и так до совпадени е задаваемым адресом. К этому моменту выдаетс сигнал равенства адресов «Адреса равны и снимает «подхват элемента пам ти 14, нужное положение блока печатиDuring the subsequent step motion, the direction of which is determined by the value of the signal with the sum of the matt 1t, the value of the instantaneous position changes with each step and so on until the specified address matches. At this point, the address equalization signal is issued. The addresses are equal and removes the "pickup of memory element 14, the desired position of the print block

достигнуто.is reached.

Если разница между мгновенным положением и задаваемым адресом превышает три единицы младшего разр да, то по меньшей мере один из выходов сумматора 1з-1т имеет нулевой потенциал или по меньшей мере один - единичный потенциал, если несколько выходов сумматоров 1з-1т имеют единичный или нулевой потенциал.If the difference between the instantaneous position and the specified address exceeds three units of the lowest bit, then at least one of the outputs of the 1z-1t adder has zero potential or at least one unit potential if several outputs of the 1z-1t adders have a single or zero potential. .

На выходе элемента 4 при этом оказываетс нуль, на выходе элемента 10 - единица, так что элементы 7 выдают единицу, котора взводит элемент 13 пам ти. Блок печати начинает быструю табул цию , направление которой определ етс значением сигнала с с)мматора 1т. Табул ци продолл аетс до тех пор, пока мгновенное положение и задаваемый адрес не станут отличатьс только на три единицыThe output of element 4 is zero, while the output of element 10 is one, so that elements 7 produce a unit that cocks memory element 13. The print unit starts a fast tabulation, the direction of which is determined by the value of the signal from c) of the mmator 1t. The tabulation continues until the instantaneous position and the specified address differ by only three units.

младшего разр да. При этом пропадает единица на выходе элемента 7 и оба входа элемента И 9 получают по единице, так что на его выходе по вл етс сигнал остановки табул ции, т. е. привод табул ции отключей , и вместо этого начинаетс процесс тормолсени , причем оетальные три шага до согласовани адресов будут пройдены в шаговом режиме. В конце процесса вновь по вл етс сигнал «Адреса равны, и происходит обнуление элементов пам ти 13 и 14. При этом устройство готово к следующему этапу управлени местоположением.younger bit In this case, the unit disappears at the output of element 7 and both inputs of element I 9 are received one at a time, so that a tabulation stop signal appears at its output, i.e. a disconnection tabulation drive, and instead the process of braking begins, and three The steps to address matching will be completed in step mode. At the end of the process, the "Addresses are equal" signal appears, and the memory elements 13 and 14 are reset to zero. The device is ready for the next stage of location control.

Технико-экономический эффект изобретени заключаетс в создании быстродействующих блоков печати.The technical and economic effect of the invention is to create high-speed printing blocks.