SU444190A1 - Apparatus for calculating ordered selection functions - Google Patents

Apparatus for calculating ordered selection functions

Info

Publication number
SU444190A1
SU444190A1 SU1868428A SU1868428A SU444190A1 SU 444190 A1 SU444190 A1 SU 444190A1 SU 1868428 A SU1868428 A SU 1868428A SU 1868428 A SU1868428 A SU 1868428A SU 444190 A1 SU444190 A1 SU 444190A1
Authority
SU
USSR - Soviet Union
Prior art keywords
bit
output
circuits
inputs
selection
Prior art date
Application number
SU1868428A
Other languages
Russian (ru)
Inventor
Виталий Иванович Спиридонов
Original Assignee
Ордена Трудового Красного Знамени Предприятие П/Я А-7160
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ордена Трудового Красного Знамени Предприятие П/Я А-7160 filed Critical Ордена Трудового Красного Знамени Предприятие П/Я А-7160
Priority to SU1868428A priority Critical patent/SU444190A1/en
Application granted granted Critical
Publication of SU444190A1 publication Critical patent/SU444190A1/en

Links

Description

II

Изобретение относитс  к автоматике и вычислительной тех.аике и может найти применение в операциовных устройствах систем автоматического управлени  и контрол , : Известно устройство дл  вычислени  одI ной из функций упор доченного выбора 1функции медианы, содержащее мажоритар;ный элемент со схемами И.ЛИ на входе, триггеры, инверторы, схемы И и схемыThe invention relates to automation and computational technology and can be used in operational devices of automatic control and monitoring systems: A device is known for calculating one of the functions of an orderly selection of a median function containing a majority element, with an OR input circuit, triggers, inverters, And schemes and schemes

сравнени , известное устройство позвол ет выбрать среднее по величине число из не- четного количества двоичных чисел, пред- ставленных последовательным кодом. Однако известное устройство характеризуетс  низким быстродействием, обусловленным последовательным характером обработки разр дов исходных чисел.Comparison, the known device allows the selection of an average value of an odd number of binary numbers represented by a sequential code. However, the known device is characterized by low speed, due to the sequential nature of processing bits of the original numbers.

Цель изобретени  - повышение быстродействи  вычислени  любого К-го числа из 11роизвольного набора двоичных нисел.The purpose of the invention is to increase the speed of calculating any Kth number from an 11bit binary number.

; Дл  этого, предлагаемое устройство содержит элементы задержки, разр дные схемы выбора и регистры, выходы одноименных разр дов которых св заны с первыми (информационными входами соответствующих ; For this, the proposed device contains delay elements, bit selection circuits and registers, whose outputs of the same name are associated with the first (informational inputs of the corresponding

схем сравнени  и с соответствующими входами разр дной схемы выбора, выход каж-; дои из которых соединен с соответствующими вторыми информационными входами соответствующих схем сравнени , при этом выход равнозначности схемы сравнени  каждого предыдущего разр да через элемент задержки св зан с управл ющим вхо дом схемы сравнени  последующего разр да , а нулевые и единичные выходы этих схем через соответствующие схемы ИЛИ соединены соответственно с щинами установка соответствующего регистра в нулевое и единичное состо ни , причем j управЛ5оощие входы схем сравнени  старщих разр дов подключены к соответствующим управл ющим входам устройства.comparison circuits and with the corresponding inputs of the bit selection circuit, the output of each; to the bottom of which is connected to the corresponding second information inputs of the respective comparison circuits, the output of the equivalence of the comparison circuit of each previous bit through the delay element is connected with the control input of the comparison circuit of the subsequent bit, and the zero and single outputs of these circuits through the corresponding circuits OR the corresponding register is connected to the zero and one states, respectively, with j control-5 inputs of the high-order comparison circuits connected to the corresponding m control inputs of the device.

На чертеже представлена функциональна схема устройства.The drawing shows the functional diagram of the device.

Предлагаемое устройство содержит числовые регистры 1, выходы одноименныхThe proposed device contains numeric registers 1, outputs of the same name

.разр дов которых соединены :: первыми ннформадионными входами схем сравнени  2 и с входами разр дных схем выбега 3;The bits of which are connected :: by the first informational inputs of the comparison circuits 2 and with the inputs of the discharge circuits of coastal 3;

.схемы ИЛИ 4 установки ч с)повых региiCTpOB в нулевое состо ние и схемы ИЛИ 5 установки числсв:ых регистров в единичное состо ние, входьГкоторых св заны соответственно с нулевыми и единичными выходами схем сравнени ; управл ющие шины 6, соединенные с управл ющими входами схем сравнени  старщих разр дов, и элементы задержки 7, которые включень; между выходом равнозначности схемы сравнени  предыдущего разр да и управл ющим входом схемы сравнени  последующего разр да.OR circuits; 4 settings of the h c) new regs of the OCTpOB in the zero state and schemes OR 5 of the settings of the number of: registers in a single state, which are associated with the zero and single outputs of the comparison circuits, respectively; control buses 6 connected to the control inputs of the high bit comparison circuits, and delay elements 7 that are turned on; between the output of the equivalence of the comparison circuit of the previous bit and the control input of the comparison circuit of the subsequent bit.

Выходы разр дных схем выбора 3 соединены с вторыми информационными входами одноименных схем сравнени  2.The outputs of the bit selection circuits 3 are connected to the second information inputs of the same name comparison circuits 2.

Устройство работает следующим образом . Числа, подлежащие обработке, зано- , с тс  в числовые регистры 1. Значени  одноименных разр дов .всех Ц числовых регистров поступают на входы соответствующей разр дной схемы выбора 3, Если число единиц, поступивщих на входы схемы выбора, превыщает ее порог Q , то на ее выходе формируетс  единичное значение . В противном случае сигнал на выходе разр дной схемы выбора принимает нулевое значение.The device works as follows. The numbers to be processed are entered into the numeric registers 1. The values of the same-digit bits of all the numeric registers go to the inputs of the corresponding bit selection circuit 3, If the number of units entering the inputs of the selection circuit exceeds its threshold Q, a single value is generated at its output. Otherwise, the signal at the output of the bit selection circuit takes a zero value.

Дл  работы устройства по всем управл рщим шинам 6 необходимо одновременно подать управл ющие сигналы. По этим сиг налам срабатывают схемы сравнени  2 старщих разр дов. По вл етс  сигнал на одном из трех выходов каждой из схем сравнени  2; на выходе Q , если на выходе старшего разр да числового регистра 1 имеетс  нулевое значение, а на выходе схмы выбора 3 - единичное значение, на единичном выходе b - в противоположной ситуации, на выходе равнозначности - при равенстве значений.To operate the device, it is necessary to simultaneously send control signals to all control buses 6. According to these signals, the comparison schemes of the two most significant bits work. A signal appears at one of the three outputs of each of the comparison circuits 2; at the output Q, if at the output of the high bit of the numeric register 1 there is a zero value, and at the output of the selection chip 3 - a single value, at the single output b - in the opposite situation, at the output of equivalence - if the values are equal.

Сигнал на нулевом выходе схемы сравнени  2 через схему ИЛИ 4 устанавливает все разр ды одноименного числового регистра 1 в нулевое состо ние. С еди- Ш1ЧНОГО выхода схемы сравнени  2 сигнал через схему ИЛИ S устанавливает все разр ды соответствующего числового регистра в единичное состо ние.The signal at the zero output of the comparison circuit 2, through the circuit OR 4, sets all bits of the same numeric register 1 to the zero state. From the UNIQUE output of the comparison circuit, the 2 signal through the circuit OR S sets all bits of the corresponding numeric register to the one state.

Изменение состо ни  числовых регистров , значени  старших разр дов которых отличаютс  от значений сигналов на выходе схемы выбора 3 этого разр да, приi водит к изменению значений сигналов, подаваемых на входы разр$шных схем выбора 3. В результате этого могут изменитьс  значени  сигналов на выходах схем выбора 3 последующих разр дов.A change in the state of numerical registers, the values of the higher bits of which differ from the values of the signals at the output of the selection circuit 3 of this bit, leads to a change in the values of the signals applied to the inputs of the gating circuits of selection 3. As a result, the values of the signals at the outputs may change selection schemes 3 subsequent bits.

У тех числовых регистре, аначениэ старших разр дов которых оквзалдсь равными значению сирнала на выходе разр дной схемы вь|бора 3, возникнут сигналы на выходе равнозначности схем сравнени  2. Они задерживаютс  элементами задерж;ки 7 на врем , необходимое дл  изменени  состо ни  разр дов устройства по результатам сравнени  старших разрадов, и привод т к срабатьгоанию схем сравнени  2. последующего второго разр да.Those numeric registers whose leading bits are equal to the value of the sirnal at the output of the bit circuit in | 3 will generate signals at the output of the equivalence of the comparison circuit 2. They are delayed by delay elements 7 for the time required to change the state of bits the devices are based on the results of comparing the higher bit rates, and lead to the triggering of the comparison circuits 2. the subsequent second bit.

,. Во втором разр де будет производитьс  сравнение значений разр дов, рассматрива мых числовых регистров с откорректированным значением сигнала на выходе схемы выбора второго разр$ща. Работа запустившихс  схем сравнени  второго разр да аналегична рассмотренной дл  старшего разрада . Только у тех числовых регистров, у которых значение второго разрада совпадает с установившимс  значением сигнала на выходе разр дной схемы выбора, произойдет запуск схем сравнени  последующего третьего разр да., In the second bit, the values of bits, the considered numeric registers will be compared with the corrected value of the signal at the output of the second bit selection circuit. The operation of the launching second-bit comparison circuits is analogous to that considered for the higher bit. Only for those numeric registers in which the value of the second bit coincides with the steady-state value of the signal at the output of the bit selection circuit, the comparison circuits of the subsequent third bit will start.

Описанные действи  будут производитьс  m раз по числу разр дов обрабатываемых чисел. В результате этого на выходах разр дных схем выбора установитр  двоичноеThe described actions will be performed m times by the number of digits of the processed numbers. As a result of this, the outputs of the bit selection schemes will set the binary

число, соответствующее К-му по величине числу из тъ обрабатываемых чисел, гдеthe number corresponding to the K-th largest value of the number of processed numbers, where

К п-9-ц .K p-9-c.

(1)(one)

Если из п двоичных чисел требуетс  выбрать К-ое число по величине, то порог 40 разр дных схем выбора в соответствии с (1) следурт выбрать равнымIf from n binary numbers it is required to choose the K-th number by value, then the threshold of 40 bit selection schemes in accordance with (1) should be chosen equal to

(2)(2)

П р и м е jg. Даны четыре числа: , Б)110, , . Из указанного набора чисел требуетс  выбрать второе число по величине.PRI m e jg. Four numbers are given:, B) 110,,. From the indicated set of numbers, it is necessary to select the second number by value.

г.:city:

В соответствии с уравнением (2), по ,рог разр дных схем выбора 3 должен бьпч вз т равным 9 3 (схема выбора 3 из 4-х ). Только при наличии не менее трех -единиц на его входах на выходе по витс  единичный сигнал. Пример по сн етс  таблицей . Из таблицы видно, что в результате ра- 20 боты устройства на выходе разр дных схем выбора устанавливаетс  число ОНО, которое  вл етс  вторым по величине среди рассматриваемых чисел. Таким образом, устройство позвол ет 25 повысить скорость вычислени  функции упор доченного выбора из произвольного набора двоичных чисел. Предмет изобретени  Устройство дл  вычислени  функции упор доченного выбора, содержащее схемы 36 сравнени  и схемы ИЛИ, отличающеес  тем, что, с целью повышени  быстродействи  вычислени  любого К-го числа из произвольного набора двоичных чисел, устройство содержит элементы за- 40 держки, разр дные схемы и регистры , выходы одноименных разр дов которых св заны с первыми информационными входами соответствующих схем сравнени  и с соответствующими в1ходами разр дной схемы выбора, выход каждой из которых соединен с соответствующими вторыми информационными входами соответствующих .схем сравнени , при этом выход равнозначности схемы сравнени  каждого пре .дьгдущего разр да через элемент задержки св зан с управл ющим входом схемы срда-нени  последующего разрада, а нулевые и единичные выходы этих схем через соответствующие схемы ИЛИ соединены соответственно с шинами установки соответствующего регистра в нулевое и единичное состо ни , причем, управл ющие входы схем сравнени  старших разр дов подключены к соответствующим управлюощим входам устройства.In accordance with equation (2), over, the horn of bit 3 selection circuits should be taken equal to 9 3 (selection 3 of 4). Only in the presence of at least three -units at its inputs at the output, according to a single signal. An example is shown in table. From the table it can be seen that as a result of the operation of the device, at the output of the bit selection schemes, the number of IT is determined, which is the second largest among the numbers under consideration. Thus, the device allows 25 to increase the speed of calculating the function of an ordered selection from an arbitrary set of binary numbers. Subject of the invention. A device for calculating an ordered selection function, comprising comparison circuits 36 and OR circuits, characterized in that, in order to increase the speed of calculating any Kth number from an arbitrary set of binary numbers, the device contains delay elements. and the registers whose outputs of the same-named bits are associated with the first information inputs of the respective comparison circuits and with the corresponding inputs of the bit selection circuit, the output of each of which is connected to the corresponding second the information inputs of the corresponding comparison circuits, while the output of the equivalence of the comparison circuit of each previous discharge through the delay element is connected with the control input of the next release circuit, and the zero and single outputs of these circuits are connected via the corresponding OR circuits respectively setting the corresponding register to zero and one states; moreover, the control inputs of the high-order comparison circuits are connected to the corresponding control inputs of the device.

SU1868428A 1972-12-28 1972-12-28 Apparatus for calculating ordered selection functions SU444190A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1868428A SU444190A1 (en) 1972-12-28 1972-12-28 Apparatus for calculating ordered selection functions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1868428A SU444190A1 (en) 1972-12-28 1972-12-28 Apparatus for calculating ordered selection functions

Publications (1)

Publication Number Publication Date
SU444190A1 true SU444190A1 (en) 1974-09-25

Family

ID=20538221

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1868428A SU444190A1 (en) 1972-12-28 1972-12-28 Apparatus for calculating ordered selection functions

Country Status (1)

Country Link
SU (1) SU444190A1 (en)

Similar Documents

Publication Publication Date Title
SU444190A1 (en) Apparatus for calculating ordered selection functions
US4477918A (en) Multiple synchronous counters with ripple read
US3354295A (en) Binary counter
US3056108A (en) Error check circuit
US3221154A (en) Computer circuits
SU489104A1 (en) Device for comparing binary numbers
SU1589281A2 (en) Device for detecting errors in discreter sequence
SU1223222A1 (en) Device for sorting numbers
SU1043635A2 (en) Data sorting device
SU441546A1 (en) Control device for auto-oscillatory system
SU826339A1 (en) Number sorting device
SU497583A1 (en) Number Comparison Device
SU394790A1 (en) DEVICE FOR SELECTION OF RELIABLE INFORMATION
SU463968A1 (en) Device for sorting information
SU427331A1 (en) DIGITAL INTEGRATOR WITH CONTROL
SU515161A1 (en) Multistable trigger
SU1520526A1 (en) Device for checking comparison circuits
SU1552171A1 (en) Device for comparison of numbers in residual classes system
SU637810A1 (en) Mn-digit number sorting arrangement
SU1683003A1 (en) Logical vector classifier
SU1015500A1 (en) Ring counter with error detecting device
SU729586A1 (en) Number comparing arrangement
SU687446A1 (en) Device for interfacing computor with communication channels
SU947853A1 (en) Extremum number determining device
SU809156A1 (en) Device for sequential unities extraction from n-bit code