SU394790A1 - DEVICE FOR SELECTION OF RELIABLE INFORMATION - Google Patents

DEVICE FOR SELECTION OF RELIABLE INFORMATION

Info

Publication number
SU394790A1
SU394790A1 SU1643473A SU1643473A SU394790A1 SU 394790 A1 SU394790 A1 SU 394790A1 SU 1643473 A SU1643473 A SU 1643473A SU 1643473 A SU1643473 A SU 1643473A SU 394790 A1 SU394790 A1 SU 394790A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
analysis
circuit
Prior art date
Application number
SU1643473A
Other languages
Russian (ru)
Inventor
Г. С. Бестань А. В. Бондарович В. И. Спиридонов
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1643473A priority Critical patent/SU394790A1/en
Application granted granted Critical
Publication of SU394790A1 publication Critical patent/SU394790A1/en

Links

Landscapes

  • Logic Circuits (AREA)
  • Hardware Redundancy (AREA)

Description

Изобретение отпоситс  к области вычислительной техники и автоматики и может найти применение в резервированных цифровых системах автоматического управлени .The invention relates to the field of computing and automation and can be used in redundant digital automatic control systems.

Известно устройство дл  выбора достоверной информации, содержащее мажоритарный элемент.A device for selecting reliable information is known comprising a majority element.

Недостатком мажоритарного элемента  вл етс  невозможность выбора достоверной информации из сигналов, отличающихс  но величине и представленных многоразр дными двоичными числами в последовательном коде.The disadvantage of the majority element is the impossibility of selecting reliable information from signals that differ in size and are represented by multi-bit binary numbers in a sequential code.

Предлагаемое устройство от известного отличаетс  тем, что между каждым входом устройства и каждым соответствующим входом мажоритарного элемента подключена схема «ИЛИ, выход которой соединен со входом мажоритарного элемента, а один из ее входов подключен к единичному выходу триггера выдачи единиц, единичный вход которого подключей к выходу схемы «И анализа единиц; второй вход схемы «ИЛИ подключен к выходу схемы «И выдачи числа, один из входов Которой подключен к одному из входов схемы «И анализа единиц и к нулевому выходу Триггера выдачи нулей; при этом единичный вход триггера выдачи «улей нодключен к выходу схемы «И анализа «улей, один из входов которой нодключен непосредственно к выходу устройства,  вл ющемус  выходом The proposed device differs from the known one in that between each input of the device and each corresponding input of the majority element is connected the OR circuit, the output of which is connected to the input of the majority element, and one of its inputs is connected to the unit output of the unit issuance trigger, the unit input of which is connected to the output schemes “And analysis of units; the second input of the circuit “OR connected to the output of the circuit“ AND issuing a number, one of the inputs of which is connected to one of the inputs of the circuit “AND analysis of units and to the zero output of the Trigger issuance of zeroes; at the same time, the single trigger input of the output “hive is connected to the output of the“ And analysis ”scheme, a hive, one of the inputs of which is connected directly to the output of the device, which is the output

мажоритарного элемента, и через инвертор выходных сигналов - ко второму входу схе .мы «И анализа единиц, а вход устройства соединен неиосредственно со вторым входом схемы «И выдачи числа, третьим входом схемы «И анализа единиц и через ннвертор входных сигналов - со вторым входом схемы «И анализа нулей; кроме того, нулевые входы триггера выдачи нулей и выдачи единиц подключены к щине начальной установки.of the majority element, and through the output signal inverter - to the second input of the “We” and “unit analysis” circuit, and the device input is connected directly to the second input of the “And number output circuit, third input of the“ And analysis of the units circuit and through the input inverter - to the second input schemes “And analysis of zeros; In addition, the zero inputs of the trigger for issuing zeros and issuing units are connected to the initial setup bus.

Предлагаемое изобретение реализует выборку среднего по величине кода из кодов, постуцивщих на его входы, и повышает надежность работы устройства.The present invention implements a sample of the average size of the code of the codes, postus on its inputs, and increases the reliability of the device.

На чертеже представлена блок-схема описываемого устройства, например, на три входа , котора  содержит мажоритарный элемент /, схемы «ИЛИ 2, схе.мы «И 3 выдачи числа , триггеры 4 выдачи нулей, триггеры 5 выдачи единиц, схемы «И 6 анализа нулей, схемы «И 7 анализа единиц, выход 8 устройства , инверторы 9 выходных сигналов, входы iO устройства, инверторы 11 входных сигналов и шину 12 начальной установки.The drawing shows a block diagram of the described device, for example, to three inputs, which contains the majority element /, the scheme "OR 2, the scheme" we "And 3 issue numbers, triggers 4 issuance of zeros, triggers 5 issue units, And" 6 analysis zeros, circuit “And 7 units analysis, output 8 devices, inverters 9 output signals, inputs of iO devices, inverters 11 input signals and bus 12 of initial setup.

Устройство работает следующим образом.The device works as follows.

На его входы 10 подаютс  сигналы от каналов в последовательном двоичном коде, начина  со старших разр дов. Дл  определенности будем считать, что единице в разр де кода соответствует высокий потенциал, НУЛЮ -Its inputs 10 are supplied with signals from channels in a sequential binary code, starting with the highest bits. For definiteness, we will assume that the unit in the code discharge corresponds to a high potential, ZERO -

низкий, в исходном состо иии после иодачи сигнала по шине 12 начальной установки на 1улевом выходе триггеров 4 выдачи нулей присутствует высокий нотснниал, а на единичном выходе триггеров 5 выдачи единиц - низкий. При этом paapenieiio ирохождение старших разр дов входных па входы мажоритарного элемента /. Дальнейшую работу устройства рассмотрим на нримере нодачи на eiO вход произв -тьных сигналов. Предпо.чожнм, что на левы1 вход 10 устройства иодаетс  число 10011, на срединй - число 01111, а на иравый - число 11100.low, in the initial state after iodachi signal on the bus 12 of the initial installation at 1 output of triggers 4 issuance of zeros there is a high note, and on a single output of triggers 5 issuance of units - low. In this case, paapenieiio and the occurrence of the higher bits of the input inputs are the inputs of the majority element. Further operation of the device will be considered on the Nrimer Nodachi at eiO input of the production signals. It is assumed that on the left 1 input 10 of the device the number 10011 is iodized, on the middle one the number 01111, and on the iray one the number 11100.

При нодаче на входы 10 устройства старших разр дов ириведенных кодов единицы проход т на левый и ираввп входв мажоритариого элемента /, в результате чего по вл етс  единица на выходе 8 устройства ( мажоритарного элемента). Формируетс  ста;}ши1 разр д выходного сигнала. Пдшп-ша п етрашем разр де выходиого сигнала н нуль в одноименном разр де сигнала, ностунившего со сред11е1о входа 10 устройства через инвертор // входных снгналов, нрнвод т к срабатыванию средней схемы «И 6 анализа иулей , сигиал иа выходе KOTOpoii ета11авливает в единичное сосго ние средний триггер 4 выдачи нулей. Па нулевом выходе упом нутого триггера по вл етс  ннзкий нотенцпал, зак1)ываетс  средн   схема «1-1 3 ввтдачи чнсла н средн   схема «П 7 анализа единиц. С этого момента иа средием входе мажоритарного элемента 1 будет носто нпо удержнватьс  низкий потенциал, незавнсимо от зиачеииГ последующих разр дов кода, иостуиаюи1,его на одноименный вход устройства.When the device is inputted to the inputs 10, the higher-order bits of the iridized codes of the unit are passed to the left and equalized input of the majoritarian element /, as a result of which a unit appears at the output 8 of the device (majority element). A hundred is formed;} width 1 of the output signal. Prashpa-shyrashrash the output of the output signal to zero in the same signal, but from the medium input 10 of the device through the inverter // input signals, the input to trigger the average circuit “And 6 analysis of the Hell, the output of the KOTOpoii eta11 presses into a single command understanding the average trigger 4 issuance of zeros. The zero output of the flip-flop appears in the zero output of the above-mentioned trigger, closes the average "1-1 3 input of the average and the average" P 7 unit analysis. From this moment on, the input of the major element 1 will be kept at a low potential, regardless of the subsequent code bits, iostuiayui1, it at the device input of the same name.

Срабатывание средней схемы «PI 6 анализа нулей свидетельствует о том, что число, постунаюшее па средний вход 10 устройства, среди входиых чисел имеет наименьшее значение . В устройстве опо замен етс  кодом с пул ми во всех нослед ющнх разр дах.The operation of the average scheme of the PI 6 analysis of zeros indicates that the number after the average input 10 of the device, among the input numbers, has the smallest value. The device is replaced by a code with pools in all the next bits.

Вслед за старшим на входы 10 устройства подаетс  следующий разр д еигиалов. Единица , поступающа  на иравый вход 10 устройства , проходит на правый вход мажоритарного элемепта /. ОлТ,нако па двух других его входах присутствуют нулевые сигналы, так что сигнал на выходе 8 уетройетва нринимает иулевое значение. Выходной нхлевой сигнал, нроход  через инвертор 9 выходных спгналов, приводит к срабатыванию нравой схемы «П 7 анализа единиц, сигнал па выходе которой устанавливает в единичное состо ние правый триггер 5 выдачи едиипц. Па едииичиом выходе этого триггера по вл етс  высокий иотенциал , который через правую схему «ПЛИFollowing the senior, the next bit of eigals is fed to the inputs 10 of the device. The unit arriving at the device iravny inlet 10, passes to the right inlet of the majority elemept /. OlT, but on the other two of its inputs, zero signals are present, so the signal at output 8 of the motor accepts a zero value. The output nkhlevy signal, passing through the inverter 9 output signals, leads to the triggering of a sort of unit analysis circuit, the output signal of which sets the right trigger 5 for the output of a switch to a single state. The high output potential appears at the exit of this trigger, which through the right

2 ностуиает па правый вход мажоритарного элемента /. С этого момента на нравом входе мажоритарного элеме1{та будет посто п-но удерживатьс  высокий нотеициал независимо от зпачеиий иоследующих разр дов кодов, поступающих на одноименный вход устройства. Срабатывание иравой схемы «И 7 анализа едиипц свидетельетвует о том, что число, иостуиающее иа правый вход 10 устройства,2 Butts on the right entrance of the majority element. From this moment on, the high key of the input of the major element will always be kept high, regardless of the subsequent bits of the codes entering the device of the same name. The operation of the irava scheme "And 7 analysis of the unitip testifies that the number, and the finding and right input of the device

среди входиых чисел имеет наибольшее значеиие . В устройстве оно замен етс  кодом с единицами во всех последующих разр дах.among the input numbers has the highest value. In the device, it is replaced with a code with units in all subsequent bits.

После нрохождени  первых двух разр дов входных сигналов иа средием входе мажоритарного элемента / будет иосто ино удерживатьс  иизкий потенциал, а па правом входе- высокий потенццал. При таком распределении нотенциалов на входах мажоритарного элемента значени  последующих разр дов кодаAfter the first two bits of the input signals occur, the medium potential will be kept at the input of the majority element /, and the low potential will be kept at the right, and the high potential will be the right input. With such a distribution of non-potentials at the inputs of the majority element, the value of the subsequent bits of the code

на выходе 8 предлагаемого устройства будут соответствовать зиачепи м одноимеиных разр дов кода, поступающего на его левый вход 10. На выходе 8 устройства формпруетс  число 10011,  вл ющеес  средним по величинеthe output 8 of the proposed device will correspond to the following diagrams of the same-digit bits of the code arriving at its left input 10. At the output 8 of the device, the number 10011 is formed, which is average in magnitude

средп входных сигналов.spp input signals.

Предмет изобретени Subject invention

Устройство дл  выбора достоверной информации , содержащее мажоритарный элемент, триггеры и схемы «И, «ИЛИ п инверторы, отличающеес  тем, что, с целью повышени  надел пости работы устройства, между каждым входом устройства и каждым еоответствующим входом мажоритарного элемента подключена схема «ИЛП, выход которой соединен со входом мажоритарного элемента, а одип из ее входов нодключен к единичному выходу триггера выдачи единиц, единичныйA device for selecting reliable information containing a majority element, triggers and schemes AND, OR OR inverters, characterized in that, in order to improve the operation of the device, between each input of the device and each corresponding input of the majority element is connected an ILP output which is connected to the input of the majority element, and one of its inputs is connected to the unit output of the unit issuance trigger, the unit

вход которого подключен к выходу схемы «И апализа единиц, второй вход схемы «ПЛИ подключен к выходу схемы «И выдачи числа , одип из входов которой подключен к одному из входов схемы «И анализа единиц иthe input of which is connected to the output of the circuit “AND apalysis of units; the second input of the scheme“ SLI is connected to the output of the circuit “AND output of a number, one of the inputs of which is connected to one of the inputs of the circuit“ AND analysis of units and

к пулевому выходу триггера выдачи пулей, при этом единичный вход триггера.выдачи нулей нодключен к выходу схемы «И анализа пулей, один из входов которой нодключен к выходу устройства и через инвертор выходных сигналов - ко второму входу схемы «И анализа единиц, а вход устройства соединен со вторым входом схемы «И выдачи числа, третьим входом схемы «И анализа единиц и через инвертор входных снгналов - со вторым входом схемы «П анализа нулей, а пулевые входы триггеров выдачи единиц и выдачи нулей подключены к шине начальной установки.to the bullet output of the trigger by issuing a bullet, while a single trigger input. issuing zeros is connected to the output of the circuit "And analysis by a bullet, one of the inputs of which is connected to the output of the device and through the output inverter of the output signals to the second input of the circuit connected to the second input of the scheme “And issuing a number, the third input of the scheme“ And analyzing the units and through the inverter of input strings - with the second input of the scheme “P analyzing zeroes, and the bullet inputs of the trigger issuing units and issuing zeroes are connected to the initial installation bus.

SU1643473A 1971-04-08 1971-04-08 DEVICE FOR SELECTION OF RELIABLE INFORMATION SU394790A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1643473A SU394790A1 (en) 1971-04-08 1971-04-08 DEVICE FOR SELECTION OF RELIABLE INFORMATION

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1643473A SU394790A1 (en) 1971-04-08 1971-04-08 DEVICE FOR SELECTION OF RELIABLE INFORMATION

Publications (1)

Publication Number Publication Date
SU394790A1 true SU394790A1 (en) 1973-08-22

Family

ID=20471492

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1643473A SU394790A1 (en) 1971-04-08 1971-04-08 DEVICE FOR SELECTION OF RELIABLE INFORMATION

Country Status (1)

Country Link
SU (1) SU394790A1 (en)

Similar Documents

Publication Publication Date Title
US4115768A (en) Sequential encoding and decoding of variable word length, fixed rate data codes
US2884616A (en) Multiple character comparator
US2894254A (en) Conversion of binary coded information to pulse pattern form
US3221310A (en) Parity bit indicator
SU394790A1 (en) DEVICE FOR SELECTION OF RELIABLE INFORMATION
US3064239A (en) Information compression and expansion system
GB1070423A (en) Improvements in or relating to variable word length data processing apparatus
JPS60105040A (en) Sentence retrieving system
US3245033A (en) Code recognition system
US3221154A (en) Computer circuits
US2926337A (en) Data selection device
US2968003A (en) Reversible electronic counter
SU940163A1 (en) Logic unit testing device
SU444190A1 (en) Apparatus for calculating ordered selection functions
SU987616A1 (en) Device for serial discriminating unities from n-digit binary code
SU943707A1 (en) Device for sorting numbers
SU1080132A1 (en) Information input device
SU966690A1 (en) Device for discriminating extremum from nm-digital binary codes
SU1485229A1 (en) Multibit code selector
SU1107118A1 (en) Device for sorting numbers
SU447714A1 (en) Device for selecting an average binary number
SU1059563A1 (en) Device for selecting extremal numbers
SU1005189A1 (en) Device for reading-out information from associative storage
US2972135A (en) Code converting electrical network
SU1030797A1 (en) Device for sorting mn-digit numbers