SU458828A1 - Устройство приоритета дл блочной пам ти - Google Patents
Устройство приоритета дл блочной пам тиInfo
- Publication number
- SU458828A1 SU458828A1 SU1897072A SU1897072A SU458828A1 SU 458828 A1 SU458828 A1 SU 458828A1 SU 1897072 A SU1897072 A SU 1897072A SU 1897072 A SU1897072 A SU 1897072A SU 458828 A1 SU458828 A1 SU 458828A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- block
- signals
- requests
- priority
- memory
- Prior art date
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
Изобретение относитс к области цифровой вычислительной техники и может быть использовано в больших .вычислительных системах , содержащих блочную пам ть. Известны устройства приоритета дл блочной пам ти, содержащие блок анализа приор .итета внутригрупповых запросов ,и блок формировани сигналов начала работы блоков пам ти и сигналов окончани об1служивани запросов. Однако в известных устройствах при анализе приоритета запросов в группе до-ступ к блокам па.м ти осуществл етс без учета состо ни адресуемых блоков. В случае, когда адрес старшего по приоритету запроса относитс к зан тому блоку, нужно ждать освобождени этого блока пам ти и ,ни одному из запросов младшего приоритета, даже обращенных к другим (свободным) блокам, не разрещаетс доступ к ним. Кроме того, если два запроса в двух группах относ тс к одному свободному блоку пам ти, но запрос в старшей группе не удовлетвор етс из-за наличи в ней более приоритетного запроса, то запрос в младшей группе также не удовлетвор етс . Предлагаемое устройство отличаетс тем, что оно содержит блок анализа состо ни запрашиваемых блоков пам ти, первые выходы которого соединены с входами блока анализа внутригрупповых запросов, и блок анализа приоритета между группами, первые входы которого соединены с выходами блока анализа приоритета внутригрупповых запросов, вторые входы соединены с .вторыми выходами блока анализа состо ни запраш.иваемых блоков пам ти, а выходы - с входами блока формировани сигналов начала работы блоков пам ти и сигналов окончани обслуживани запросов. Это позвол ет повысить быстродействие системы за счет учета зан тости блоков запоминающего устройства при определении наиболее приоритетного запроса. На фиг. 1 показа.на f -схема взаимосв зи предложенного устр иства приоритета дл блочной пам ти с самс -i пам тью: на фиг. 2- функциональна схема предлагаемого устройства . Устройство приоритг , св за.но с блоками 2 и 3 оперативной па.маГ , которые магистрал ми св зи 4 и 5 соедш.сны соответственно с блоком 6 подключени ииформацио.нцых шин 7 и 8 первой труппы источников запросов, и с блоком 9 подключени информационных ШИ.Н 10, 11 й-й группы источников запросов. На блок-схеме фиг. 1 прин то 2, число блоков оперативной пам ти , число источников запрооо.в в каждой группе та.кже равно двум.
На входы устройства приоритета 1 по лини м 12-15 от источников запросов поступают коды адресуемых блоков пам ти. По линиЯ .М 16-19 поступают сигналы наличи запросов от соответствующих источников. По лини м 20-23 с выхода устройства приоритета 1 выдаютс сигналы на управл ющие входы блоков 6 и 9 подключени информационных выходов источников -к магистрал м св зи с пам тью. Эти же сигналы воспринимаютс в источниках запросов как сигналы окончани обслуживани запросов в устройстве приоритета . По лини м 24, 25 с выхода устройства приоритета 1 на управл ющие входы блоков пам ти .выдаютс сигналы начала обслуживани в бл1аках пам ти запросов, поступающих по первой магистрали св зи. По лини м 26, 27 с выхода устройства приоритета 1 на другие управл к щие входы блоков па,м ти выдаютс сигналы начала обслуживани запросов, поступающих в блоки по fe-ой магистрали.
Предлагаемое устройство приоритета (фиг. 2) содержит блок 28 анализа состо ни запрашиваемых блоков пам ти, блок 29 анализа приоритета внутригрупповых запросов, блок 30 анализа приоритета запросов между группами , блок 31 формировани сигналов начала работы блоков пам ти и сигналов окончани обслуживани занросов в устройстве приоритета . ,По лини м 32, 33 поступают сигналы, определ ющие состо ние блоков пам ти. Уровень логической «1 определ ет свободное состо ние блока.
П|0 линии 34 подаетс сигнал синхронизации . Этот сигнал обеспечивает по вление выходных сигналов устройства приоритета в определенный момент времени. Кроме того, этот сигнал определ ет правильную работу комбинационной схемы устройства приоритета, так как подаетс после окончани переходных процессов в устройстве.
Дешифраторы 35-38 дешифрируют коды номеров блоков, адресуемых в запросах. Коды номеров блоков поступают по лини м 12, 13 от источников первой группы, по лини м 14, 1-5 - от источников А-й группы. По лини м 16, 17 поступают сигналы наличи запросов от источников первой группы, а по лини м 18, 19 - сигналы наличи запросов от источников А-й группы. Схемы «И 39-46 реализуют функцию анализа состо ни запрашиваемых блоков пам ти. На первые .входы этих схем заведены сигналы, характеризующие состо ние блоков пам ти, к их вторым входам подключены соответствующие выходы дешифраторов 35-38, а на третьи входы подаютс сигналы наличи запросов от источников. Схемы «ИЛИ 47-50 реализуют функцию сборки выходов схем «И 39-46 дл каждого источника запросов раздельно. Выходы блока 28 подключены к входам блока 29.
Схемы «НЕ 51, 52 и схемы «И 53-56 в совокупности реализуют функцию вы влени приоритета запросов внутри первой группы источников (схема «НЕ 51 и схемы «И 53,
54) и внутри группы источников (схема «НЕ 52 и схемы «И 55, 56). Выходы блока 29 подключены .к входам блока 30.
Блок 30 реализует функцию анализа приор ,итета между грунлами. На фиг. 2 прин то, что - группа имеет младший приоритет по отношению к первой группе. Пр.ннцип построени блока 30 заключаетс в следующем. Если какой-либо источник запроса первой
группы обращаетс к свободному /-му блоку пам ти и среди запросов этой группы нет запроса более старшего приоритета, относ щегос к свободному блоку пам ти, то возбуждаетс выход блока 29, соответствующий этому запросу. Этот выход при помощи схем «И 57-60, схем «ИЛИ 61, 62 и схем «НЕ 63, 64 запрещает доступ к /-му блоку пам ти всем запросам от источников младших по приоритету групп. Сигнал такого запрещени поступает на третьи входы схем «И 65-68. С помощью схем «И 57-60 и определ етс к каким блокам пам ти относ тс выбранные блоком 29 запросы. Схемы «ИЛИ 61, 62, схемы «НЕ 63, 64 реализуют функцию отрицани соответствующих одноименных (относ щихс iK одному блоку пам ти) выходов схем «И 57-60. Выходы блока 30 подключены к входам блока 31. Блок 31 формирует -следующие сигналы:
- сигналы начала работы блоков пам ти при обслуживании запросов, поступающих по первой магистрали св зи (линии 24, 25); сигналы формируютс схемами «ИЛИ 69, 70 и схемами «И 71, 72;
- сигналы начала работы блоков пам ти при обСлуживании запросов, поступающих по -й магистрали св зи (линии 26, 27); сигналы формируютс схемами «ИЛИ 73, 74 и схемами «И 75, 76;
- сигналы подключени информационных выходов источников запросов к соответствующим магистрал м св зи с пам тью и сигналы окончани обслуживани запросов в устройстве приоритета (линии 20-23); сигналы формируютс схемами «ИЛИ и схемами «И 81-84.
Выходы блока 31 по лини м 24-27 подключены к соответствующим управл ющим входам блоков пам ти (фиг. 1). Выходы блока 31
по лини м 20-23 подключены к управл ющим входам блоков подключени информационных выходов источников запросов к магистрал м св зи с пам тью. Эти же сигналы (линии 20-23) выдаютс источникам запросов.
По этим сигналам в управл ющих схемах и., точников запросов снимаетс возбуждение сигналов наличи запросов от этих источников , если к этому моменту не по вились новые запросы.
Предмет изобретени
Устройство приоритета дл блочной пам ти,
содержащее блок анализа приоритета внутригрупповых запросов и блок формировани
сигналов начала работы блоков пам ти и сигналов окончани обххдуживани запросов, о тличающвес тем, что, с целью повышени быстродействи , оно содержит блок анализа состо ни запрашиваемых блоков пам ти, первые выходы которого соединены с входами блока анализа внутригрупповых запросов, и блок анализа приоритета между группами.
первые входы которого соединены с выходами блока анализа приоритета внутригрупповых запросов, вторые входы соединены с вторыми выходами блока анализа состо ни запрашиваемых блоков пам ти, а выходы - с входами блока формировани сигналов начала работы блоков пам ти и сигналов окончани обслуживани запросов.
jnr х-niZLi....
7J I 777 I I 7
21 гв
23
31 80
Тиг 2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1897072A SU458828A1 (ru) | 1973-03-22 | 1973-03-22 | Устройство приоритета дл блочной пам ти |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1897072A SU458828A1 (ru) | 1973-03-22 | 1973-03-22 | Устройство приоритета дл блочной пам ти |
Publications (1)
Publication Number | Publication Date |
---|---|
SU458828A1 true SU458828A1 (ru) | 1975-01-30 |
Family
ID=20546471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1897072A SU458828A1 (ru) | 1973-03-22 | 1973-03-22 | Устройство приоритета дл блочной пам ти |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU458828A1 (ru) |
-
1973
- 1973-03-22 SU SU1897072A patent/SU458828A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4430733A (en) | Switching of digital signals | |
CN1012930B (zh) | 交换信息的方法和接线器 | |
KR840003371A (ko) | 분할 요구 버스에 호출을 할당하기 위한 시스템 | |
KR860001653A (ko) | 데이타통신 스테이션 채택방법 | |
SU458828A1 (ru) | Устройство приоритета дл блочной пам ти | |
US3806890A (en) | Associative memory including a resolver | |
US4627059A (en) | Circuit arrangement for telecommunications systems, particularly telephone switching systems, having data protection by way of parity bits | |
SU1474649A1 (ru) | Устройство дл обслуживани запросов | |
GB1179352A (en) | Time Division Automatic Telephone Switching Equipment | |
SU1176329A1 (ru) | Устройство дл динамического приоритета | |
SU737947A1 (ru) | Программирующа среда | |
SU1109727A1 (ru) | Устройство дл ввода информации | |
SU760074A1 (ru) | Устройство для обмена информацией 1 | |
KR960018881A (ko) | 비트 필드 주변 장치 및 그것을 갖는 비트 필드 시스템 | |
SU1728863A1 (ru) | Устройство дл обслуживани запросов | |
SU1399768A1 (ru) | Устройство дл информационного поиска | |
SU1298803A1 (ru) | Полупроводниковое запоминающее устройство | |
SU1185634A2 (ru) | Устройство дл сопр жени электронной вычислительной машины с телеграфными каналами св зи | |
SU1578730A2 (ru) | Устройство дл ввода ответов в обучающие машины | |
SU898412A1 (ru) | Многоканальное устройство дл сопр жени модулей процессора | |
SU1205150A1 (ru) | Имитатор внешнего устройства | |
JP2990793B2 (ja) | 衛星交換機 | |
SU983699A1 (ru) | Устройство св зи дл вычислительной системы | |
SU756662A1 (ru) | Устройство отображения состояния коммутации каналов узла связи 1 | |
SU1564637A1 (ru) | Многоканальное устройство дл обмена информацией |