SU454705A1

SU454705A1 - Устройство дл цикловой синхронизации с исправлением одиночных ошибок в рекуррентной последовательности

Info

Publication number: SU454705A1
Application number: SU1703279A
Authority: SU
Inventors: Виталий Федотович Нестеренко; Анатолий Иванович Захаров
Original assignee: Военная Ордена Ленина Краснознаменная Академия Связи Им.С.М.Буденного
Priority date: 1971-10-08
Filing date: 1971-10-08
Publication date: 1974-12-25

Description

1

Изобретение относитс к технике передачи дискретной информации и может быть применено при проектировании и построении аппаратуры передачи данных.

Из.вестны устройства дл цикловой синхронизации , позвол ющие определить фазу рекуррентной последовательности длины ;V по зачетному отрезку длины /.

Одна,ко в известных устройствах не предусмотрено исправление трансформированного символа в зачетном отрезке, что значительно снижает веро тность правильного определени на приеме закона формировани рекуррентной последовательности за врем ее цикла , т. е. помехоустойчивости устройств.

Целью изобретени вл етс повышение помехоустойчивости устройства дл цикловой синхронизации.

Дл этого между выходом сумматора по модулю два и входом счетчика включен дополнительный сумматор по модулю два, к второму входу которого подключен второй ключ, второй выход которого соединен с входом регистра сдвига с управл емой обратной св зью, дополнительный выход которого соединен с входом второго ключа, а выход счетчика длины зачетного отрезка дополнительно подключен к второму входу второго ключа и пусковому входу дешифратора конца рекурренты .

На чертеже приведена структурна схема устройства.

Устройство дл циклической синхронизации с исправлением одиночных ошибок в рекуррентной последовательности содержит передающий генератор 1 рекуррентной последовательности на п-разр дном регистре сдвига с обратными св з ми, канал св зи 2, через который генерируема па выходе генератора 1

иоследовательность поступает па вход л-разр дного регистра сдвига 3 с разомкнутой обратной св зью, регистр 4, на вход которого поступает последовательность ошибок с выхода регистра 3, причем регистр 4 содержит

дешифратор 4-1 комбинации ошибки в рекуррентной последовательности, который после дешифрации ошибки формирует управл ющий сигнал на одпн вход сумматора по модулю два 5, на второй вход которого поступает рекуррентна последовательность с выхода регистра 3 с трансформированным символом .

Восстановленна рекуррентна последовательность с выхода сумматора 5 поступает па

вход регистра с управл емой обратной св зью 6 через ключ 7 и заполн ет регистр, а также на вход сумматора 8, на второй вход которого поступает последовательность. Выход сумматора 8 соединен с входом счетчика длины

зачетного отрезка 9 и при заполнении его нул ми он формирует управл ющий сигнал на ключи 7 и 10, а также на управл ющий вход дещифратора конца рекурренты 11.

Устройство работает следующим образом.

В отсутствии помех в канале св зи 2 генерируема последовательность вл етс нулевой дл регистра 3, а при возникновении помехи в канале 2, вызывающей трансформацию символа в рекуррентной последовательности , регистр 3 реагирует на нее вполне определенным образом, а именно, на одном из его выходов по вл етс последовательность ощибок, рассто ние между единицами которой определ етс обратными св з ми в регистре сдвига 3.

Управл ющий сигнал с выхода счетчика 9 переводит регистр 6 в автономный режим генерации рекуррентной последовательности, а дешифратор 11 в режим ноиска комбинации, соответствующей окончанию цикла рекуррентной последовательности и при обнаружении ее дещифратор 11 формирует сигнал цикловой синхронизации дл системы передачи дискретной информации.

В результате обеспечиваетс автоматическое исправление одиночной ощибки в входной рекуррентной последовательности и увеличение веро тности правильного приема синхронизирующей последовательности за счет того, что к общему числу безыскаженных /-элементных отрезков добавл ютс отрезки с одиночной исправл емой ощибкой. Благодар этому повыщаетс помехоустойчивость устройства .

Предмет изобретени

Устройство дл цикловой синхронизации с исправлением одиночных ошибок в рекуррентной последовательности, содержащее регистр с разомкнутой обратной св зью, подключенный через последовательно соединенные сум.матор то модулю два и ключ к регистру с управл емой обратной св зью, .поразр дные выходы которого .подключены к дещифратору конца рекурренты, выход которого вл етс выходом устройства, счетчик длины

зачетного отрезка, соединенный с вторым входом ключа, и регистр с дещифратором комбинации ошибок, включенный между вторым выходом регистра с разомкнутной обратной св зью и вторым входом сумматора по модулю два, отличающеес тем, что, с целью повыщени помехоустойчивости, между выходом сумматора тто модулю два и входом счетчика включен дополнительный сумматор по модулю два, к второму входу которого подключей второй ключ, второй выход которого подключен к входу регистра с управл емой обратной св зью, дополнительный выход которого подключен к входу второго ключа, причем выход счетчика длины зачетного отрезка дополнительно подключен к второму входу второго ключа и пусковому входу дещифратора конца рекурренты.

. ...

ufj-jfLf 4 1 r

liJiirur

7 Ft