SU450342A1 - Pickup code generator of multichannel digital communication systems with pulse code modulation and time division of channels - Google Patents

Pickup code generator of multichannel digital communication systems with pulse code modulation and time division of channels

Info

Publication number
SU450342A1
SU450342A1 SU1911222A SU1911222A SU450342A1 SU 450342 A1 SU450342 A1 SU 450342A1 SU 1911222 A SU1911222 A SU 1911222A SU 1911222 A SU1911222 A SU 1911222A SU 450342 A1 SU450342 A1 SU 450342A1
Authority
SU
USSR - Soviet Union
Prior art keywords
channels
communication systems
time division
digital communication
multichannel digital
Prior art date
Application number
SU1911222A
Other languages
Russian (ru)
Inventor
Семен Семенович Литвак
Original Assignee
Предприятие П/Я Г-4761
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4761 filed Critical Предприятие П/Я Г-4761
Priority to SU1911222A priority Critical patent/SU450342A1/en
Application granted granted Critical
Publication of SU450342A1 publication Critical patent/SU450342A1/en

Links

Landscapes

  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Description

Изобретение относитс  к области э екгросв зи и ыожет быть испо ьэовано в аппаратуре дл  исследовани  и настройки линейных трак тОБ иногоканальных систем св зи с импульсно-кодовой модул цией и временным делением каналов. Известные подобные генераторы недостаточно надежны в работе, В цел х повышени  надежности в работе в предлагаемом генераторе выход второго делител  частоты через введенный временный регистр сдвига по.що1ючен к однсвлу из входо схеглы ИЛИ. На фиг,1 изооражена схема предлагаемого генератора; на фиг,2 показана диаграмма его работы, С задающего кварцевого генератора I через формирующее устройство 2 сигнал nociynaei в делители частоты 3 и . Делитель 3 осуществл ет деление «актовой частоты с целью получени  импульсов, кратных I числу импульсов в предлагаемом канале . Например, если в канале должен проходить восьмиразр дный код, то коэффициент делени  равен восьми , Полученный в делителе 3 сигнал поступает в кольцевой делитель 5 частоты Ключевые схемы И на диодах , управл емые коллекторными потенциалами триодов триггеров, обеспечивают срабатывание лишь одного триггера при поступлении с формирующего устройства импульсов в общую цепь запуска кольцевого дб лител . От первых четырех импульсов срабатывают последовательно триггеры, запускаемые по базам левых триодов. Следующие четыре импульса , поданные на базы левых триодов триггеров, возвращают их в исходное состо ние, Дл  образовани  импульсов кода используютс  выходные импульсы с коллекторов каждого триода триггера, которые проход т Б схему коммутации 6, Полученный сигнал через диодные цепочки и ключи схемы коммутации поступает в схему ИЖ 7, на второй вход КОТОРОЙ подаетс  СЯРнал с временного, р ег отра 8 сдвига .Регистр осущебтвл ег временное распределение указанных N канапьных групп, очередность их расположени  относительно друг друга (см.фиг.2, периоды Tj, 12). Делитель 5 и временной регистр осуществл ют деление тактовой частоты с коэффициентами, завис щими от числа каналов и их расположени  относительно друг друга. Схема ИЛИ осуществл ет сборку всех канальных групп, и далее сигнал поступает на триггер согласовани  9. На другой вход триггера согласовани  подаютс  импульсы тактовой частоты с формирующего устройства 2, чем осуществл етс  синхронизаци  выходных импульсов с задаю щим генератором I. Выходной каскад 10 осуществл ет формирование импул СВОЙ последовательности цифрового потока в соответствии с требовани ми по амплитуде в длительности. ПШДМЕТ ИЗОБРЕТЕНИЯ Генератор наборного кода многоканальшх цифровых систем св зи с импульсно-кодовой модул цией и временным делением каналов, содержащий последовательно соединенные задающий кварцевый генератор, формирующее устройство, делитель частоты , кольцевой делитбль частоты и блок коммутации, выход которого подключен через схему ИЛИ к входу триггера согласовани , выход формирующего уст:ройства подключен к входу второго делител  частоты, а через триггер согласовани  к входу выходного каскада, отличающийс  тем, что, с целью повышени  его надежности в работе, выход второго делител  частоты через введенный временной регистр сдвига подключен кдругому входу схемы ИЛИ,The invention relates to the field of ecology communication and can be used in the apparatus for the investigation and tuning of linear TRACTS of inter-channel communication systems with pulse code modulation and time division of channels. Known such generators are not sufficiently reliable in operation. In order to increase the reliability of operation in the proposed generator, the output of the second frequency divider through the entered temporary shift register is compatible with one-way from the input of the OR circuit. Fig, 1 is the scheme of the proposed generator; FIG. 2 shows a diagram of its operation, C of a master oscillator I through the forming device 2, the signal nociynaei to frequency dividers 3 and. Divider 3 divides the "act frequency" in order to obtain pulses that are multiples of I to the number of pulses in the proposed channel. For example, if an eight-bit code should pass in a channel, then the division factor is equal to eight. The signal received in divider 3 enters the ring divider 5 frequencies. devices of impulses in the general chain of start of ring db letter. From the first four pulses, triggers are triggered, triggered by the bases of the left triodes. The following four pulses applied to the bases of the left triodes of the flip-flops return them to the initial state. To generate the code pulses, the output pulses from the collectors of each triode of the flip-flop that pass through the switching circuit 6 are used. the scheme of the IL 7, to the second input of the KOTORI, the SARnal is supplied from the time shift of the 8th shift. The register is its time distribution of the specified N canapic groups, the order of their location relative to each other (see Fig.2 , periods Tj, 12). The divider 5 and the time register divide the clock frequency with coefficients depending on the number of channels and their location relative to each other. The OR circuit assembles all channel groups, and then the signal goes to matching trigger 9. The clock input pulses from the shaping device 2 are fed to the other matching trigger input, which synchronizes the output pulses with master oscillator I. Output stage 10 generates impulse OWN bitstream sequence according to amplitude requirements in duration. PSDMET OF INVENTION A dial-code generator of multichannel digital communication systems with pulse-code modulation and time division channels containing series-connected master oscillator, a shaping device, a frequency divider, a frequency splitter and a switching unit, the output of which is connected through an OR circuit to the trigger matching, the output of the device forming device is connected to the input of the second frequency divider, and through the matching trigger to the input of the output stage, characterized in that increasing its reliability in operation, the output of the second frequency divider through the entered temporary shift register is connected to another input of the OR circuit,

ГR

«"

Г2 .2G2 .2

SU1911222A 1973-04-28 1973-04-28 Pickup code generator of multichannel digital communication systems with pulse code modulation and time division of channels SU450342A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1911222A SU450342A1 (en) 1973-04-28 1973-04-28 Pickup code generator of multichannel digital communication systems with pulse code modulation and time division of channels

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1911222A SU450342A1 (en) 1973-04-28 1973-04-28 Pickup code generator of multichannel digital communication systems with pulse code modulation and time division of channels

Publications (1)

Publication Number Publication Date
SU450342A1 true SU450342A1 (en) 1974-11-15

Family

ID=20550542

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1911222A SU450342A1 (en) 1973-04-28 1973-04-28 Pickup code generator of multichannel digital communication systems with pulse code modulation and time division of channels

Country Status (1)

Country Link
SU (1) SU450342A1 (en)

Similar Documents

Publication Publication Date Title
US3772681A (en) Frequency synthesiser
GB1491899A (en) Signal generator arrangement
US2559644A (en) Pulse multiplex system
SU450342A1 (en) Pickup code generator of multichannel digital communication systems with pulse code modulation and time division of channels
US2862185A (en) Electronic fm/fm to analog or digital converter
US2523703A (en) System for transmitting signal modulated pulses
US3157745A (en) Band width comparison transmission system for recurring similar signals utilizing selective pulse indications
GB1519972A (en) Data transmission system
SU459795A1 (en) Frame sync device
GB1000749A (en) Time division multiplex pulse communication system
SU647876A1 (en) Synchronizing arrangement
SU708526A1 (en) Arrangement for shaping test signals for multichannel communication system with pulse-code modulation and time-division of channels
SU566386A1 (en) Delta-modulation signal transmission system
SU462283A1 (en) Multichannel device for converting frequency signals to digital code
RU2207719C1 (en) Facility of phase automatic clock frequency control of analog-to-digital converters in multichannel systems of seismic data acquisition
SU411653A1 (en)
SU856010A1 (en) Device for phasing synchronous pulse sources
SU482711A1 (en) The device automatically assigns time scales to the reference radio signals
SU527826A1 (en) Variable division ratio divider
SU661836A1 (en) Cycle synchronization device
SU1385308A1 (en) Device for transmitting signal with frequency modulation and channel time sharing
SU1506504A2 (en) Frequency multiplier
SU580647A1 (en) Frequensy divider with fractional division factor
SU777882A1 (en) Phase correcting device
SU1555894A2 (en) Device for synchronization of code sequence