РЕЗЕРВИРОВАННЫЙ ТРИГГВРНЫЙ BACKED TRIGGMER
(54) ДЕЛИТЕЛЬ ЧАСТОТЫ Известно, что при любой неисправност триггера сигнал на его выходе исчезает либо его частота удваиваетс по сравнению с частотой при нормальной работе. Следовательно, схему делител необходимо построить так, чтобы прр отказе любого триггера сигнал на вход последующего триггера -ле исчезал, а лишь удваивалась его частота. С этой целью каждый триггер запуск етс от схемы ИЛИ, на которую Сигна поступают от двух предьщущих Триггеров Таким образом, при неисправности преды дущего триггера на выходе схемы : И ЛИ остаетс сигнал удвоенной частоты, он как бы обтекает неисправный триггер и обеспечивает передачу сигнала по тракту делител частоты. На выходе каждого триггера, наход - щегос после неисправного, частота сигнала удваиваетс , и теперь уже с выхода резервного триггера выходит сигнал с необходимой частотой f - .i а избирательный каскад выдел ет его. Благодар тому, что резервный тригг посто нно включен, нет необходимости в переключающих устройствах, а значит исключаетс потер информации. На чертеже изображена бло11-схема предлагаемого устройства дл случа однократного резервировани . Выходной сигнал с каждого триггера 1 поступает одновременно на две схемы ИЛИ 2, что обеспечивает и запуск последующего триггера и его обтекание. Со схемы ИЛИ выходной сигнал представл ет собой импульсы со сквалшостью, равной 4, с частотой, определ емой предыдущим триггером. Поскольку триггер запускаетс передним фронтом сигнала, укорочение сигнала не сказьшаетс на его нормальной работе. При отказе предыдущего триггера на выходе схемы ИЛИ присутствует сигнал удвоенной частоты. Выход схемы ..ИЛИ соед11нен с последующим, т {шггером . Любой её отказ эквивалентен отказ iпоследующего триггера, поэтому нет нео Сходимости в резервировании схем ИЛИ |Сопротивлени 3 и конденсаторы 4 во вх jHbix цеп х схем ИЛИ предназначены дл лаазв зки выходных цепей тивггевов На чертеже схемы ИЛИ выделены, хот они могут быть объединены конструктивно с триггером 1 так, как i это сделано, например, в микросхеме 1ТР131, состо щей из двух осем и триггера.. На избирательный усилитель 5 подаютс сигналы с делител частоты и резервного триггера 6. Если включить последовательно два резервньгх триггера, делитель частоты реаервируетс от двух отказов каких-либо несоседних триггеров, если три триггера, то от трех и т.д. Если на схему ИЛИ 2 подают сигналы от трех последовательных триггеров 1, то при многократном резервировании схема нормально работает и при отказах в двух соседних триггерах. В предлагаемом устройстве обеспечиваетб защита делител частоты и. от постепенных отказов, привод щих к изменению коэффициента делени отдельного триггера либо от сбо или гфопуска импульсов, так как пауза в работе триггера заполн етс импульсами удвоеныой частоты. Таким образом, в щзедлагаемом резер-, вированном триттерном делителе частоты: 1)Отсутствуют громоздкие анализирующие и переключающие цепи; 2)благодар посто нному подключению резервного триггера нет потерь информации; 3)легко повышаетс кратность резервировани . Предмет изобретени Резервированный триггерный делитель частоты, содержащий основной канал делени с последовательно включенными триггерами и резервные триггеры, о т л и чающийс тем, что, с целью исключени анализирующих и переключающих цепей, а также исключени потери информации при обеспечении требуемой кратности резервировани , к выходу последнего триггера основного канала делени последовательно подключены резервные триггеры, причем запуск каждого триггера производитс через схему ИЛИ, вход которой соединен с выходами двух предыдущих триггеров , а выход последнего триггера основ ного канала делени и каждого резервного триггера соединен с избирательным каскадом , выход которого вл етс выходом делител частоты.(54) FREQUENCY DIVER It is known that in case of any malfunction of the trigger, the signal at its output disappears or its frequency doubles compared to the frequency during normal operation. Consequently, the divider circuit must be constructed so that if any trigger fails, the signal to the input of the next trigger –le will disappear, and its frequency will double. For this purpose, each trigger is triggered by the OR circuit, to which the Signals are received from two previous Triggers. Thus, if the previous trigger malfunctions at the circuit output: And the LIE signal remains doubled in frequency, it flows around the faulty trigger and provides a signal on the path frequency divider. At the output of each trigger, located after the faulty one, the signal frequency doubles, and now the signal with the required frequency f - .i leaves the output of the backup trigger and the selective cascade selects it. Due to the fact that the backup trigger is constantly on, there is no need for switching devices, which means no information is lost. The drawing shows a block diagram of the proposed device for the case of a single reservation. The output signal from each trigger 1 is fed simultaneously to the two schemes OR 2, which ensures the launch of the subsequent trigger and its wrapping. From the OR circuit, the output signal is a pulse with squall equal to 4, with a frequency determined by the previous trigger. Since the trigger is triggered by the leading edge of the signal, the shortening of the signal does not affect its normal operation. If the previous trigger fails, the output of the circuit OR is a double frequency signal. The output of the circuit ..OR is connected followed by, t {tggerom. Any failure is equivalent to the failure of the next trigger, so there are no Neo convergences in the reservation of the OR | Resistance 3 and capacitors 4 in the jHbix OR circuits of the OR circuit are used to isolate the output circuit circuits. OR are highlighted, although they can be combined constructively with the trigger 1 as i is done, for example, in a 1TP131 microcircuit consisting of two axes and a trigger. Signals from the frequency divider and the backup trigger are sent to the selective amplifier 5. If you turn on two reserve triggers in series, The frequency model is reservable from two failures of any non-neighboring triggers, if three triggers, then three, etc. If the OR 2 circuit is given signals from three consecutive triggers 1, then with repeated redundancy, the circuit normally works even with failures in two neighboring triggers. In the proposed device provides protection of the frequency divider and. from gradual failures leading to a change in the division ratio of a single trigger, or from a failure or hfopus of pulses, since the pause in the trigger operation is filled with doubled frequency pulses. Thus, in the proposed reservation of a trittern frequency divider: 1) There are no bulky analyzing and switching circuits; 2) due to the permanent connection of the backup trigger there is no loss of information; 3) the redundancy ratio is easily increased. The subject matter of the invention is that a redundant trigger frequency divider containing a main dividing channel with sequentially activated triggers and redundant triggers, in order to eliminate the analyzing and switching circuits and to eliminate information loss while ensuring the required redundancy ratio, the trigger of the main division channel are connected in series with the backup triggers, and each trigger is triggered through an OR circuit whose input is connected to the outputs of two previous triggers, and the output of the last trigger of the main dividing channel and each backup trigger is connected to the selective cascade, the output of which is the output of the frequency divider.