SU429536A1

SU429536A1 - RESERVED IMPULSE COUNTER

Info

Publication number: SU429536A1
Application number: SU1868712A
Authority: SU
Original assignee: В. В. Крюков
Priority date: 1973-01-08
Filing date: 1973-01-08
Publication date: 1974-05-25

Description

1one

Изобретение относитс к вычислительной технике и может быть использовано дл построени надежных делителей частоты и счетчиков импульсов.The invention relates to computing and can be used to build reliable frequency dividers and pulse counters.

Известно устройство, содержащее в каждом канале резервированный счетчик со схемой запрета на входе, мажоритарный элемент и схему «И.A device is known that contains in each channel a reserved counter with an input inhibiting scheme, a majority element and an “I.

Однако известное устройство имеет громоздкое оборудование и не обеспечивает нормального функционировани при отказе одного канала и сбое другого.However, the known device has bulky equipment and does not ensure normal operation in case of failure of one channel and failure of another.

Целью изобретени вл етс упрощение и повышение помехозащищенности.The aim of the invention is to simplify and improve the noise immunity.

Дл этого в каждом канале выход схемы «И соединен с запрещающим входом схемы запрета, а входы схемы «И соединены с выходом мажоритарного элемента и с выходом резервного счетчика.For this, in each channel, the output of the circuit “And is connected to the prohibitory input of the prohibition circuit, and the inputs of the circuit“ And are connected to the output of the majority element and to the output of the backup counter.

Изобретение по снено чертежом.The invention is illustrated in the drawing.

На чертеже приведена функциональна блок-схема счетчика.The drawing shows a functional block diagram of the counter.

Резервированный счетчик импульсов содержит схемы запрета 1, 2, 3, ко входам которых подключены схемы «И 4, 5, 6. На выходах резервных счетчиков 7, 8, 9 включены мажоритарные элементы 10, И, 12.The reserved pulse counter contains prohibition schemes 1, 2, 3, the inputs of which are connected to the And 4, 5, 6 circuits. The outputs of the reserve counters 7, 8, 9 include the majority elements 10, And 12.

Счетчик работает следующим образом.The counter works as follows.

Пусть в исходном состо нии выходные разр ды всех резервных счетчиков 7, 8, 9 находились в состо нии логической единицы. ПриLet the output bits of all reserve counters 7, 8, 9 in the initial state be in the state of logical unit. With

этом на оба входа схем «И 4, 5, 6 поступает логическа единица с выходов резервных счетчиков 7, 8, 9 и с выходов мажоритарных элементов 10, 11, 12 и выходной сигнал схем «И 4, 5, 6 вл етс разрешающим дл схем запрета 1, 2, 3. Поступающие входные импульсы считаютс резервными счетчиками 7, 8, 9. При переходе выходного разр да одного из счетчиков, например 7, в состо ние логического нул соответствующа схема «И 4, срабатывает и запрещает дальнейшее прохождение входных импульсов к данному резервному счетчику. При переходе выходного разр да второго резервного счетчика, например 8, в состо нии логического нул по вл етс сигнал на выходе мажоритарных элементов 10, И, 12, открывающий через схему «И 4 схему запрета 1 в первом сработавшем канале. В результате два резервных счетчика далее работают синфазно. У налогично происходит фазирование третьего канала.In this case, both the AND 4, 5, 6 inputs of the logical unit come from the outputs of the backup counters 7, 8, 9 and from the outputs of the majority elements 10, 11, 12 and the output signal of the AND 4, 5, 6 circuits is enabling for the circuits 1, 2, 3. Incoming input pulses are considered backup counters 7, 8, 9. When the output bit of one of the counters, for example, 7, goes to the logical zero state, the corresponding And 4 scheme triggers and prevents further passage of the input pulses to this backup counter. At the transition of the output bit of the second backup counter, for example, 8, in the state of logical zero, a signal appears at the output of the majority elements 10, AND, 12, which opens through the AND 4 scheme the prohibition 1 in the first channel that has been triggered. As a result, the two reserve counters continue to operate in phase. The phasing of the third channel takes place.

При отказе одного из резервных каналов ва исправных канала продолжают работать синфазно, причем при сбо х выходной сигнал всегда будет соответствовать отстающему но времени счетчику.If one of the backup channels fails, the healthy channels continue to operate in phase, and when the output fails, the output signal will always correspond to a counter that is lagging behind.

Предмет изобретени Subject invention

Резервированный счетчик импульсов, содеращий в каждом канале резервный счетчик соReserved pulse counter containing a backup counter with each channel

схемой запрета на входе, мажоритарный элемент и схему «И, отличающийс тем, что, с целью упрощени и повышени помехозащищенности , в каждом канале выход схемы «И соединен с запрещающим входом схемы запрета, а входы схем «И соединены с выходом мажоритарного элемента и с выходом резервного счетчика.the input inhibit scheme, the majority element and the AND circuit, characterized in that, in order to simplify and increase the noise immunity, on each channel the output of the AND circuit is connected to the inhibitory input of the prohibition circuit, and the inputs of the AND circuit are connected to the output of the majority element and output backup counter.

Входentrance

Bbix.ZBbix.Z