SU448481A1 - Запоминающее устройство - Google Patents

Description

1

|-1:юбрете11не относитс  к области цнфроиой вычислительной тсхпнки и может быть иснользовано в любы.х ui(l)po)bix накопител .х n.iii аналнзаторах.

П.чвсстпы запомпнаюгцнс устронстса, содержащие блок пам ти, блок управлени , преобразователь код-напр женно, преобра; оватсль напр женно-код, построенный по методу зар да и разр да емкости.

Однако в нзгзсстны.х запомнна он|их устронстиах отсутствует режим интегрировани  накоплен нон нпформацпп.

1,.слыо предлагаемого изобретени   вл етс  создание запоминающего устройства с интегрированием иакопленион информации без введени  в состав прибора дополнительных блоков.

Указанна  цель достигаетс  за счет введени  дополнительной св зи выхода преобразовател  код-напр жение со входом преобразовател  напр жение-код и использовани  его зар дпон емкости в качестве промежуточного и запоминающего устройства.

На чертеже представлена блок-схема запоминающего устройства. Схема состоит из преобразовател  1 напр жение-код, блока 2 пам ти, преобразовател  3 код-напр жение, блока 4 управлени , регистра 5 числа.

В блоке 2 пам ти отводитс  одна  чейка

пам ти II дл  хранени  текущ1 х значении интеграла . По команде «считывание информаци  из k  чейки па.м тп заноситс  в регистр 5 числа и поступает на преобразователь 3

код-напр жение, с выхода которого напр жение , пропорциоиальиое коду регистра числа , поступает на вход преобразовател  напр жение-код . По команде, управл ющей работой преобразовател  1, входиое напр жение

запоминаетс  иа его зар дной емкости. За врем  храие 1и  на зар дной емкости напр жени , пропорционального ходу  чейки к пам ти , Б блоке пам ти происходит регенераци  кода  чейки k (чтобы при интегрировании не

уничтожилась накопленна  информаци ) и считывание в регистр числа кода, хран щегос  в  чейке п пам ти. После этого в преобразователе I начинаетс  изменение величины напр жени , хран щегос  на зар дной емкости , и выдаетс  на счетный вход регистра числа последовательность импульсов, количество которых соответствует коду, хран щемус  в k  чейке пам ти. В результате в регистре числа получаем сумму кодов k и п  чеек. Полученна  сумма записываетс  в п  чейку, после чего цикл повтор етс  дл  fe-f 1 и п  чеек и т. д.

Задава  соответствующую скорость повторени  циклов, можно регистрировать текущис значени  интеграла, например, с по- / мощью самописца, подключенного к выходу преобразовател  код-напр жение. Необходимым условием дл  этого  вл етс  максимально длительное в течение цикла нахожде- 5 ние в регистре числа, т. е. на выходе преобразовател  код-напр жение, суммы кодов, предназначеииой дл  записи в п  чейку, и минимально длительное нахождение в регистре числа кодов из  чеек k, k+ I н т. д. Этому 10 условию полностью соответствует вышеприведенный цикл работы накопител  в режиме интегрировани .

изобретени 

Запоминающее устройство, содержащее преобразователь напр жение-код, выход которого подсоединен к входу блока пам ти, выходы которого подключены к входам преобразовател  код-напр жение, блок управлени , выход которого подключен к преобразователю напр жение-код и блоку пам ти, отличающеес  тем, что, с целью расширени  функциональных возможностей, и нем выход преобразовател  код-напр жение подключен к входу преобразовател  напр жение-код .