SU443378A1 - Веро тностный (1-п)полюсник - Google Patents

Description

1

Изобретение относитс  к области вычислительной техники и может быть использовано при моделировании случайных процессов.

Известен веро тностный (1-п) полюсник, содержащий генератор равномерно распределенных случайных чисел, регистр признака опроса, ассоциативное запоминающее устройство , блок индикаторов, устройство фиксации принадлежности равномерно распределенного случайного числа определенному состо нию (1-п) полюсника и генератор тактовых импульсов .

Однако недостатком известного веро тностного (1-п) полюсника  вл етс  наличие большого объема пам ти, необходимого дл  хранени  и перестройки законов распределени .

Целью изобретени   вл етс  уменьшение объема пам ти, необходимой дл  хранени  информации о распределении веро тностей состо ний (1-п) полюсника.

Эта цель достигаетс  за счет того, что оперативное запоминающее устройства (ОЗУ), св занное с буферным регистром, выдает информации по сигналам с первой схемы сравнени , на одни входы которой подаетс  содержимое первых разр дов буферного регистра, вторые ее входы соединены с первым счетчиком . Кроме того, выход этой схемы сравнени  подключен к-счетному входу второго счетчика.

к первому и через первую линию задержки - ко второму управл ющим входам схемы выдачи пр мого и дополнительного кодов. Разр дные входы этой схемы соединены с буферным

регистром, перва  группа выходов (М выходов )- с установочными входами триггеров третьего счетчика, выходы которого подключены к схеме совпадени , выход которой через вторую линию задержки св зан со счетным

входом второго счетчика, выходы которого подсоединены к схеме выдачи кода этого счетчика, соединенной своей цепью опроса с генератором случайных импульсов и разр дными выходами - с дешифратором состо ний

(1-п) полюсника. Втора  группа выходов (N выходов) схемы выдачи пр мого и дополнительного кодов соединена с сумматором, выходы которого св заны со второй схемой сравнени , другие входы которой соединены с четвертым счетчиком, а ее выход - со счетным входом третьего п входом сброса четвертого счетчиков, причем счетный вход последнего соединен с генератором тактовых импульсов и счетным входом п того счетчика, выходы которого также, как и выходы регистра завод тс  на третью схему сравнени , выходной сигнал которой подаетс  на счетный вход первого и вход сброса п того счетчиков. При этом в ОЗУ записываетс  лишь п/2

(jV+vVl) разр дных слов (предполагаетс , что п-четно и ), в первых Л разр дах которых содержатс  значени  интегральной функ/ ции распределени  (, 2, ..., п/2), но только дл  нечетных i, а в остальных М разр дах содержатс  коды, характеризующие временную задержку импульсных сигналов, соответствующих четным состо ни м (1-п.) нолюсника относительно нечетных при представлении распределени  веро тностей (1-п) нолюсника детерминированной последовательностью импульсов, интервалы между которыми пропорциональны веро тност м, и случайном (равноверо тном) попадании на эти интервалы при опросе состо ни  устройства. На фиг. 1 представлена блок-схема полюсника; на фиг. 2 - пример распределени  веро тностей состо ний 1 -10 полюсника; на фиг. 3 - принцип преобразовани  распределени  веро тностей во временную последовательность импульсов (а), которую можно представить в виде суммы последовательности импульсов, соответствующих нечетным (б) и четным (в) состо ни м устройства. Подава  последовательность (а) на какоелибо пересчетное устройство и опращива  его через случайные промежутки времени, распределенные равномерно на интервале, кратном Т, получим, что веро тность нахождени  определенного кода (т. е. состо ни  (1-п) полюсника ) на пересчетном устройстве в момент его опроса пропорциональна временному интервалу между импульсами, соответствующими данному и следующему по пор дку состо ни ми , т. е. п п - 7 где ti и ti+i - моменты по влени  t-ro и (i-j-l)-ro импульсов последовательности (см. фиг. 3,а), а Т - период. Последовательность импульсов нечетных состо ний получаетс  путем сравнени  содержимого счетчика (с максимальной емкостью, равной «), заполн емого с посто нной частотой поочередно с первыми N разр дами хранимых в ОЗУ, сначала 1-го, затем 2-го и т. д. -го слов, и выдачи при равенстве сигнала этой последовательности. Последовательность четных состо ний образуетс  путем задержки 1-го сигнала нечетной последовательности на величину, определ емую кодом последних М разр дов t-ro слова в ОЗУ. Смещива  обе последовательности , получаем требуемую последовательность импульсов состо ний (1-п) полюсника . В случае нулевых веро тностей состо ний можно либо не производить считывани  кода пересчетного устройства вообще, ли5о «перескакивать такие состо ни  за минимальное врем  . Поскольку интервалы времени между импульсами последовательности нечетных состо ний , как правило, много меньше Т, то код задержки каждого четного импульса относительно нечетного может иметь меньшее число разр дов М по сравнению с числом разр дов кодов задани  «базовых, нечетных импульсов . Использу  этот факт, можно получить экономию в объеме пам ти. Абсолютна  погрешность при задании веро тности разр дами: Д,- 0,5 -ff-, а относительна  погрешность заданной величины Р составит: g 100% р. Задава  сумму веро тностей двух последовательных состо ний (1-л) полюсника Ар Мдв разр дами, получим точность Соответствующа  относительна  погрешность задани  величины Р равна: 8. л -1000/0. Точность определени  местоположени  четных импульсов в последовательности состо ний (1-п) полюсника относительно нечетных при задании его ЛГдв разр дами () не ухудщаетс  дл  интервалов: - - В случае задани  задержки момента по влени  четного импульса на интервалах изменени  интегральной функции распределени  в соседних нечетных состо ни х, превышающих величину АРмакс, происходит некотора  потер  точности. Однако путем соответствующего выбора числа М можно добитьс  того, что веро тность по влени  распределений состо ний (1-п) полюсника с перепадами АР/+1 Pi- Pt-l (Pj- Pi-l) , 3, 5, ..., (n-), незначительна во всей совокупности возможных распределений состо ний (1-п) полюсника. В пользу этого утверждени  говорит еще и тот факт, что по мере увеличени  п сами значени  Pi (i, 2, ..., п) станов тс  в среднем все более малыми , следовательно уменьшаютс  и величины Ар. Допуска  несущественную дл  статистических методов вычислений потерю точности при задании интервалов Ар Армакс. можно еще более раздвинуть границы их определени  с гарантированной незначительной веро тностью погрешности. Выбор числа разр дов дл  кода задержки мпульса четного состо ни  относительно неетного можно производить по следующей ормуле: Ж.{1од,2-(

где А--допустима  потер  точности задани  веро тности четного состо ни  в % на интервале Ар.

Экономи  объема пам ти при этом составит:

..-0,5.(Л + Л) 0,5«(Л/Ч-А1)

N - M

100%.

N + M

Так, например, дл  1-1000 полюсника при , А 5% и ,05 получим , .

Веро тностный (1-п) полюсник состоит из блока пам ти 1, генератора управл емой частоты 2, преобразовател  3 кода во временной интервал и выходного блока 4.

Блок пам ти 1 состоит, в свою очередь, из ОЗУ 5 емкостью - () бит с последовательной выборкой (yV+M)-разр дных слов, буферного (Ж+М)-разр дного регистра 6 и схемы 7 выдачи пр мого к дополнительного кодов.

Преобразователь 3 кода во временной интервал состоит из N-разр диого счетчика 8 опроса ОЗУ, N-разр дной схемы сравнени  9, линии задержки 10 (.озу ), Л1-разр дного счетчика 11 задержки, схемы совпадени  12 на максимальный код в счетчике 11 и линии задержки 13 (лз. 4мп).

Генератор управл емой частоты 2 состоит из Л -разр дных схем сравнени  14 и 15, Nразр дного сумматора 16, .V-разр дных счетчиков 17 и 18, Л -разр дпого регистра 19 и генератора 20 тактовых импульсов.

Выходной блок 4 состоит из К-разр дного счетчика 21 состо ний, ogzn, схемы выдачи кода 22 счетчика 21, дешифратора 23 на п выходов и генератора случайных импульсов 24 с равномерным законом распределени  на интервале, кратном Т.

Работа всего устройства происходит следующим образом.

(Л+M)-разр дный код, например i-ro слова , хран щегос  в ОЗУ 5, по сигналу со схемы сравнени  9 подаетс  в буферный регистр 6, причем выдача информации ОЗУ производитс  циклически по возрастающим номерам слов, т. е. сначала выдаетс  первое, потом второе, третье и т. д. n/2-oe, затем снова первое и т. п. Первые Л разр дов слова, наход щегос  в буферном регистре 6, представл ющие собой код веро тности i-ro (нечетного) состо ни  (1-п) полюсника, подаютс  на схему сравнени  9, на вторые входы которой подаетс  код счетчика опроса ОЗУ, заполн емого частотой fi.

В момент равенства кодов, поступающих на схему сравнени  9, она выдает сигнал,  вл ющийс  1-м импульсом последовательности нечетных состо ний, который подаетс  в ОЗУ дл  выдачи в буферный регистр 6 (i4-l)-ro слова и на счетчик 21. Состо ни  этого счетчика опращиваютс  через случайные промежутки времени генератором случайных импульсов 24 через схему выдачи кода 22, св занную с двоичным дешифратором 23 на п выходов, так что наличие импульса на К-.ом выходе свидетельствует о том, что в момент опроса на счетчике 21 находитс  двоичный код, равный К.

Дл  получени  последовательности импульсов четных состо ний (1-п) полюсника сигнал с выхода схемы сравнени  9 подаетс  на схему 7 выдачи пр мого и дополнительного кодов, в результате чего в счетчик 11 задержки записываетс  в дополнительном коде М разр дов t-ro слова ОЗУ, а в сумматор 16 -

также в дополнительном коде N разр дов этого слова. Тот же сигнал с выхода схемы сравнени  9, задержанный линией задержки 10 на врем , выборка слова из ОЗУ 5 подаетс  на другой вход схемы 7. По этому сигналу в сумматор 16 поступает в пр мом коде N разр дов (t+l)-ro слова, представл ющих собой значение интегральной функции распределени  дл  следующего за t-нечетного состо ни  (1-п) полюсника. После этого в сумматоре 16 образуетс  число, характеризующее длительность интервала между t-M и (f+l)-M нечетным импульсами последовательности состо ний, между которыми располагаетс  импульс соответствующего четного состо ни . Дл  определени 

момента по влени  этого импульса на счетчик задержки подаютс  импульсы с частотой, завис щей от длины интервала между i-м и (i-f 1)-м нечетными импульсами, поскольку за это врем  может 1 отребоватьс  выдать ровно

М импульсов. Частоту следовани  сигналов на счетчик 11 определ ет код разности, образовавщийс  в сумматоре 16, поступающий на схему сравнени  14, вторые входы которой соединены со счетчиком 17, так что в момент равенства кодов на сумматоре 16 и счетчике 17 схема сравнени  14 выдает импульс, подаваемый на вход счетчика 11 и устанавливающий в «О счетчик 17. После отсчета числа импульсов , равного коду М разр дов задержки, на

выходе схемы совпадени  12 (на счетчике 11 при этом будет код 111 ... 1) по витс  сигнал, представл ющий собой импульс последовательности четных состо ний (1-п) полюсника , который также, как и импульсы нечетных

состо ний подаетс  на счетчик 21. Лини  задержки 13 служит дл  разнесени  во времени импульсов тех четных состо ний, веро тности по влени  которых нулевые от последующих импульсов нечетных состо ний, поскольку первым соответствуют минимальные (равные длительности импульса) интервалы состо ний счетчика 21.

Соотношение частот сигналов, поступающих на счетчики 8 и И, можно определить следующим образом. Пусть Ti - период поступлени  сигналов на счетчик 8, а счетчик 11.

За врем  в счетчик 8 поместитс  --f- импуль 1 сов. Дл  того, чтобы в счетчик И, заполн вмый с периодом Т, за врем  t помещалось столько же импульсов, должно выполн тьс  rAef., Т. е./, f А Если t - врем , отводимое на имитацию величины ДРмакс на счетчике 8, а /з - врем , отводимое на имитацию величины Ар на счетчике 11, то f., (АЯ) f, Поэтому подава  на счетчики 17 п 18 импульсы от генератора 20 с частотой f и обнул   счетчик 17 через врем , пропорциональное А/г, а счетчик 18 через врем , пропорциональное АРыакс, код которого ПОСТОЯННО записан в регистре 19, на выходе схем сравнени  14 и 15 получаютс  сигналы, частоты которых ОТНОСЯТСЯ как Предмет изобретени  Веро тностный (1-п) полюсник, содержащий генератор случайных импульсов, генератор тактовых импульсов и запоминающее устройство , выходы которого соединены со входами буферного регистра, отличающийс  тем, что, с целью уменьщени  объема пам ти дл  задани  веро тностей состо ний, он содержит первую и вторую схемы сравнени , схему выдачи пр мого и дополнительного кодов, первый , второй, третий и четвертый и п тый счетчики , первую и вторую линии задержки, схему совпадени , регистр, схему выдачи кода, сумматор и дешифратор, причем одни входы первой схемы сравнени  соединены с первой группой выходов буферного регистра, вторые - с первым счетчиком, а выход подключен к запоминающему устройству, к счетному входу второго счетчика, к первому и через первую линию задержки - ко второму управл ющим входам схемы выдачи пр мого и дополнительного кодов, разр дные входы которой соединены с буферным регистром, перва  группа выходов - с третьим счетчиком, выходы которого подключены к схеме совпадени , соединенной своим выходом через вторую линию задержки с счетным входом второго счетчика, выходы которого подсоединены к схеме выдачи кода, соединенной с генератором случайных импульсов и дешифратором , причем втора  группа выходов схемы выдачи пр мого и дополнительного кодов соединена с сумматором, выходы которого св заны со второй схемой сравнени , другие входы которой соединены с четвертым счетчиком , а ее выход - со счетным входом третьего и входом сброса четвертого счетчиков, причем счетный вход последнего соединен с генератором тактовых импульсов и счетным входом п того счетчика, выходы которого также как и выходы регистра подключены к третьей схеме сравнени , выход которой св зан со счетным входом первого и входом сброса п того счетчиков.

; OJ9

I I

1 2 3 Ч 5 6 7 8 3 to

Фиг 2

Фиг.з