SU442472A1 - Multiplying device - Google Patents
Multiplying deviceInfo
- Publication number
- SU442472A1 SU442472A1 SU1884564A SU1884564A SU442472A1 SU 442472 A1 SU442472 A1 SU 442472A1 SU 1884564 A SU1884564 A SU 1884564A SU 1884564 A SU1884564 A SU 1884564A SU 442472 A1 SU442472 A1 SU 442472A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- block
- inputs
- counter
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
1one
Устройство относитс к области вычислительной техники и может быть использовано в процессорах, где необхо ,димо Еыгюлнлть операщго улшожени чисел или возведени их в квадрат и, в частности в процессорах дл статической обработки данных.The device relates to the field of computer technology and can be used in processors where it is necessary to operatively search for numbers or square them and, in particular, in processors for static data processing.
Известны рлноштельные устройства , содерасащие приемные регистры, блоки веро тностного округлени , блок умножени знаков, блок матричного у эдожени , триггер, сукматор, генератор тактовых иьшульсов, счетчик-делитель и логические элементы.Relative devices are known, containing receiving registers, probability rounding blocks, a character multiplication block, a matrix matrix block, a trigger, a succator, a clock pulse generator, a counter-divider, and logic elements.
Однако в этих устройствах использованы схелш округлени чисел до одноразр дных, сушлатор с одноразр дн1 .ш привращением, вследствие чего быстродействие та1шх устройств .невысоко при заданной точности решени , а при фиксированном времени решени точность невысока.However, in these devices, rounding numbers to single-digit ones are used, the dryer is equipped with one-bit DN1. Prefixation, as a result of which the speed of these devices is low for a given resolution accuracy, and for a fixed solution time the accuracy is low.
С целью устранени этах недостатков в предложенном устройстве первые выходы приемных регистровIn order to eliminate these drawbacks in the proposed device, the first outputs of the receiving registers
соединены с первыми входами соответственно , первого и второго вентилей . Вторые входы этих вентилей соединены с выходом третьего вентил connected to the first inputs, respectively, of the first and second valves. The second inputs of these valves are connected to the output of the third valve.
и вхоцогл счетчика-делител . Е 1ходы первого и второго вентилей соединены соответствующигли блоками веро тностного округлешш, выходы которых соединены с блоком матричного умножешш , выход которого соеданен с суммирукщим входом суг.шатора. Знаковый вщд сугшатора соеданен с выходом блока уьшожени знаков, входы которого соединены с вторыгл входом приемных репютров. Выход генератора тактовых импульсов соединен с первым входом третьего вентил , второй вход которого соединен с выходом триггера. Вход триггера соединен с выходом счетчика-делител и первым входом четвертого вентил , второй вход которого соединен с вы-i ходом сумматора. , На фиг.1 представлена с ункциойальна схема множительного устройОно содержит приемные регистры I 2, в которых записываютс умножаемы разр дные числа а и - блоки 3,4 веро тностного округлени Кразр дных чисел до с -разр дных (3,4); (5лок уьшожени знаков 5. генератор тактовых импульсов (ГТШ, блок 7 1атричного умножени двух разр дных чисел; триггер 8; Д разр дный ( Л К-ш сумматор 9 с Йс разр .дныкш приращенжтш:, счетт, чик 10 с коэффициентом делени 2 (где/Я /t -Яб)и логические элементы II 14. Устройство работает следукшщм образом. Умнозсаемые числа занос тс в прнеишые регистры I и 2, и после этого начинаетс процесс умножени , Умножаешле числа поступают в блоки веро тностного округлени 3, округл ютс до 3-4 разр дов. Округленные числа за сдан такт перемножаютс Б блок 1« атричного уь/-|ноже1ш 7, который представл ет собой объединенненную схему (дешифраторы и 1Щ1фраторн).. Конструкци этого блока остаетс еще относительно простой именно при указанном значении 3-4. Из блока 7 2с разп дные числа поступают на сушшатор 9. Знак произведени определ етс в блоке 5. Результат считаетс после переполнени счетчика 10 со старших К раз радов сумматора 9. При замыкании ключа 15 устройство осуществл ет возведение числа в квадрат. 1РШЛЕТ ИЗОЕРЕГЖЗД Множительное устройство, содержащее приешые регистры, блоки веро тностного округлени , блЪк умножени знаков, блок матричного умножени , триггер, , генератор тактовых импульсов, счетчик-делитель и логические элементы, отличающеес тем, что, с целью повышени точности вычислений и увеличени быстродействи устройства , первые выходы приемных регистров соединены с первыгли входагли соответственно первого и второго вентилей; вторые входы этих вентилей соединены с выходом третьего вентил и входом счетчика-делител ; выходы первого и второго вентилей соединены о соответствующими блоками веро тностного, округлени , выходы которых соединены с блоксж матричного умножени , выход которого соединен с сутчирующим входом сумматора; знаковый вход сумматора соединен с выходом блока умножени знаков, входы которого соединены с вторыми входами приеьшых регистров; выход генератора тактовых шлпульсов соединен с первым входом третьего вентил , второй вход которого соединен с выходом триггера, вход триггера соединен с выходом счетч11каделител и с первым входом четвертого вентил , второй вход которого, соеданен с выходом сумглатора.and what is the counter-divider. The E1 inputs of the first and second valves are connected to the corresponding blocks of probabilistic roundlesh, the outputs of which are connected to the matrix multiply block, the output of which is connected to the summed-up input of the tail gate. The signer of the land cultivator is connected to the output of the sign completion unit, the inputs of which are connected to the input of the receiving reputables. The output of the clock pulse generator is connected to the first input of the third valve, the second input of which is connected to the trigger output. The trigger input is connected to the output of the counter-divider and the first input of the fourth valve, the second input of which is connected to you-i stroke of the adder. Figure 1 shows the multiplexing multiplication scheme, which contains receiving registers I 2, in which the a and bit are multiplied and the blocks 3,4 of the probability of rounding the C numbers to 3 c (3,4); (5 blocks of decoding 5. clock generator (GTSH, block 7 1 multiplications of two bit numbers; trigger 8; D bit (L K-w adder 9 with Yc bits. Dnukh increments:, counts, tick 10 with a division factor of 2 (where / I / t is Yab) and logical elements II 14. The device works as follows. Predictable numbers are entered into registers I and 2, and then the multiplication process begins, Multiply numbers are entered into probability rounding blocks 3, rounded up to 3-4 bits. Rounded numbers are multiplied together for a given time. B block 1 "attribute go / - | knife 7, which is a combined scheme (decoders and 1 × 1)… The design of this block is still relatively simple exactly at the indicated value of 3-4. From block 7 2c, rasters go to the dryer 9. determined in block 5. The result is calculated after the counter 10 overflows from the upper K times of the adder 9. When the key 15 closes, the device squares the number. 1RUPTER IZUEREGZHDZ Multiplying device containing incoming registers, blocks of probability rounding, multiplying signs multiplier, matrix multiplication block, trigger, clock generator, counter-divider and logic elements, characterized in that, in order to improve the accuracy of calculations and increase the speed of the device , the first outputs of the receiving registers are connected to the first input of the first and second valves, respectively; the second inputs of these valves are connected to the output of the third valve and the input of the counter-divider; the outputs of the first and second valves are connected with corresponding blocks of probability, rounding, the outputs of which are connected to the matrix multiplication block, the output of which is connected to the clock input of the adder; the character input of the adder is connected to the output of the character multiplication unit, the inputs of which are connected to the second inputs of the incoming registers; the output of the clock shlpulsov is connected to the first input of the third valve, the second input of which is connected to the trigger output, the trigger input is connected to the output of the counter and the first input of the fourth valve, the second input of which is connected to the output of the totalizer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1884564A SU442472A1 (en) | 1973-02-20 | 1973-02-20 | Multiplying device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1884564A SU442472A1 (en) | 1973-02-20 | 1973-02-20 | Multiplying device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU442472A1 true SU442472A1 (en) | 1974-09-05 |
Family
ID=20542947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1884564A SU442472A1 (en) | 1973-02-20 | 1973-02-20 | Multiplying device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU442472A1 (en) |
-
1973
- 1973-02-20 SU SU1884564A patent/SU442472A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU442472A1 (en) | Multiplying device | |
US3373269A (en) | Binary to decimal conversion method and apparatus | |
GB1042785A (en) | Improvements in or relating to calculating machines | |
SU409221A1 (en) | PROBABLE SUMMER OF PARALLEL TYPE | |
SU482740A1 (en) | Device for multiplying two-digit numbers | |
SU398948A1 (en) | DEVICE FOR DIVISION NUMBERS WITHOUT RESTORATION REMAINS | |
SU1424011A1 (en) | Associative adder | |
SU788107A1 (en) | Number adding device | |
SU122948A1 (en) | Arithmetic unit | |
SU435519A1 (en) | BINARY AND DECIMAL BINARY AND REVERSE CONVERTER | |
SU151117A1 (en) | Dedicated adder | |
SU454696A1 (en) | Digital Probability Pulse Distributor | |
RU2022337C1 (en) | Parallel sign-digit code/additional binary code converter | |
SU1111154A1 (en) | Multiplying device | |
SU1765839A1 (en) | Binary number multiplier | |
SU394781A1 (en) | DEVICE FOR EXTRACTING SQUARE ROOT | |
SU1080136A1 (en) | Multiplying device | |
SU363119A1 (en) | REGISTER OF SHIFT | |
SU437061A1 (en) | Markov Chain Generator | |
SU484522A1 (en) | Device for generating hyperbolic functions | |
SU650072A1 (en) | Arithmetic device | |
SU544960A1 (en) | Square root extractor | |
SU1022153A1 (en) | Device for adding binary numbers | |
SU125080A1 (en) | A way to build a multiplication control circuit | |
SU1008732A1 (en) | Multiplication device |