SU1022153A1

SU1022153A1 - Device for adding binary numbers

Info

Publication number: SU1022153A1
Application number: SU823401631A
Authority: SU
Inventors: Владимир Степанович Возняк; Збышек Иванович Домбровский; Михаил Алексеевич Дуда
Original assignee: Тернопольский Финансово-Экономический Институт
Priority date: 1982-02-22
Filing date: 1982-02-22
Publication date: 1983-06-07

Abstract

УСТРОЙСТВО ДЛЯ СУММИРОВАНИЯ ДВОИЧНЫХ ЧИСЕЛ, содержащее накшшивающий сумматор, счетчик, два элемента ЗАПРЕТ и первый элемент И, причем входы накапливающего суммато ра подключены к разр дам входной шины устройства, а выходы соединены с.младшими разр дами выходной шины устройства , выход первого элемента И соединен с, входом вычитани счетчика, вычооьг раз- . р дов которого соединены со старшими разр дами выходной шины устройства и с выходной шиной знака устройства, информационный вход перво1-ю элемента ЗАПРЕТ соединен с управл ющим входс л второго элемента ЗАПРЕТ, а управл ющий вход первого элемента ЗАПРЕТ подключен к информационному входу втсфого элемента ЗАПРЕТ, отличающеес TQVI, что с целью упрощени и повьш1ени быстродействи , оно содержит второй элемент И, выход которого соединен с входом сложени счетчика, первый вход первого элемента И соединен с первым входом второго элемента И и с входом синхронизации устройства, вторые входы первого и второго элементов И соединены с вы-, ходами соответственно первого и второго элементов ЗАПРЕТ, управл ющий вход первого элемента ЗАПРЕТ соединен с выходом переноса старшего разр да накапливающего сумматора, информационный вход первого элемента ЗАПРЕТ соединен с входной шиной знака устройства. э о D :д :A device for adding BINARY NUMBERS containing a pinning adder, a counter, two BANNER elements and the first element I, the inputs of the accumulating adder are connected to the device input bus discharges, and the outputs are connected to the device lower digits of the device output bus, the output of the first element I connected with, the subtraction input of the counter, the rows of which are connected with the higher bits of the device output bus and with the output bus of the device sign, the information input of the first BAN element is connected to the control input of the second BAN element, and the control input of the first BAN element is connected to the information input of the BAN function, characterized by the TQVI, that in order to simplify and increase speed, it contains the second element AND, the output of which is connected to the addition input of the counter, the first input of the first element AND is connected to the first input of the second element And And and with the synchronization input of the device, the second inputs of the first and second elements And are connected to outputs, turns of the first and second elements BANCH, respectively, the control input of the first element BANNER is connected to the transfer output of the senior bit accumulating adder, the information input of the first element BREAD is connected with the input bus sign device. eo D: d:

Description

Изобретение относитс к вычислительюй технике и может быть использовано в ЭВМ дл получени суммы массива двоичных чисел.The invention relates to a computing technique and can be used in a computer to obtain the sum of an array of binary numbers.

Известно устройство дл суммировани даоичных чисел, содержащее регистр первого слагаемого и результата, регистр управлени цепью переноса, регистр запоминани переноса, элементы И, ИЛИ и И-НЕ, соответствующим образом св занные между собой t.13Недостатками данного устройства вл ютс сло шость конструкции и невысокое быстродействие.A device for summing daoic numbers is known, containing a register of the first term and result, a transfer chain management register, a transfer memory register, AND, OR, and NAND elements, which are appropriately interconnected t.13 The shortcomings of this device are the design complexity and low speed.

Известно также устройство дл суммировани двоичных чисел, содержащее накашгавакнций сумматор, счетчик, элементы И, элемент ИЛИ и п ть элементов ЗАПРЕТ, соответствующим образом св занных мезвду собой. Устройство осушест вл ет суммирование массивовЛ- разных двоичных чисел 2..К недостатк;ам известного устройства относ тс сложность конструкции и невысокое быстродействие.It is also known to have a device for summing binary numbers, including a adder, a counter, AND elements, an OR element, and five BAN elements, respectively, associated with each other. The device is a summation of arrays of different binary numbers 2. The disadvantage of the known device is the complexity of the design and the low speed.

Цель изобретени - упрощение устройства дл суммировани двоичных чисел и повышение его быстродействи .The purpose of the invention is to simplify the device for summing binary numbers and improving its speed.

Поставленна цель достигаетс тем, что устройство дл суммировани двоичных чисел, сод зжащее накапливакштий сумматор, счетчик, два элемента ЗАПРЕТ и первый элемент И, причем входы накапливающего сумматора подключены к разр дам входной шины устройства, а выходы соединены с младшими разр дами выходной шины устройства, выход первого элемента И соединен с входом вычитани счетчика, выходы разр дов которого соединены со старщвои1И разр дами выходной шины устройства и с выходной шиной зна ка устройства, информационный вход первого элемента ЗАПРЕТ соединен с управл кндим входом второго элемента ЗАПРЕТ а управл ющий вход первого элемента ЗАПРЕТ подключен к информационному входу второго элемента ЗАПРЕТ, содержит второй элеметгг И, выход которого соединен с входом сложени . счетчИка , вход первого элемента И соединен с периым входом второго элемента И и с входом синхронизации устройства , втсфые входы первого и второго элементов И соединены с выходами, соответственно первого и второго элементе ЗАПРЕТ, управл ющий вход первого элемшта ЗАПРЕТ соединен с выходе переноса старшего разр да накапливающего сумматора, ииформациоииый вход первогоThe goal is achieved by the fact that the device for summing binary numbers, accumulating accumulator, counter, two BANNER elements and the first AND element, and the inputs of the accumulating adder are connected to the device input bus discharges, and the outputs are connected to the lower device output bus discharges, the output of the first element I is connected to the input of the subtraction of the counter, the outputs of the bits of which are connected to the instrumentation 1 and the bits of the output bus of the device and the output bus of the device sign, the information input of the first element BAN-coagulant connected to the control input of the second element kndim and inverted control input of the first element is connected to the inverted data input of the second AND gate with inverted, elemetgg comprises a second AND, whose output is connected to the input adder. the counter, the input of the first element I is connected to the periodic input of the second element I and to the synchronization input of the device, the internal inputs of the first and second elements I are connected to the outputs of the first and second elements BAN, respectively, the control input of the first element BREAD accumulating adder, information input of the first

элемента ЗАПРЕТ соединен с входной шиной знака устройства.The BAN element is connected to the input bus of the device sign.

На чертеже представлена функциональна схема устройства дл суммировани двоичных чисел.The drawing shows a functional diagram of a device for summing binary numbers.

Устройство дл суммировани двоичных чТйюел накапливающий сумматор 1, счетчик 2, элементы ЗАПРЕТ 3 и 4, элементы И 5 и 6, входную шину 7 знака, входную шину 8 слагаемого, шину 9 синхронизации , выход 10 младших разр дов, выход 11 старших разр дов, выход 12 знака Сумматор 1 содержит также выход 13 переноса старщего разр да.A device for summing up binary accumulator adder 1, counter 2, BANKS 3 and 4, elements AND 5 and 6, input line 7 characters, input line 8 of the term, synchronization bus 9, output 10 least significant bits, output 11 most significant bits, output 12 characters Adder 1 also contains output 13 of the highest-order carry.

Устройство дл суммировани двоичных чисел работает следующим образом.The device for summing binary numbers works as follows.

Каждое ,число, поступающее на шины 7 и 8 устройства, представлено п инфор .мационными и одним знаковым разр дами, а результат И1+ ц - информационными и также одним знаковым разр дами. При этом положительные числа кодируютс пр мыми, а отрицательные - дополнительными кодами.Each number arriving at buses 7 and 8 of the device is represented by n informational and one significant bits, and the result I1 + c is represented by informational and also one significant bits. At the same time, positive numbers are coded direct, and negative numbers are encoded with additional codes.

Устройство позвол ет суммировать массивы чисел путем алгебраического сложени очередного ( К+ 1) -го (h + 1) - разр дного , включа знаковый разр д, вход-; него слагаемого, поступающего на шины 7 и 8 устройства, с результатом сложени предыдущих чисел, хран$шгахс в сумматоре 1 и счетчике 2.The device allows summing up arrays of numbers by algebraically adding the next (K + 1) th (h + 1) - bit, including the sign bit, input -; the addend arriving at the busses 7 and 8 of the device, with the result of adding the previous numbers, is stored in the accumulator 1 and the counter 2.

При суммировании входного Ц- разр дного слагаемого и наход щихс в сумматоре 1 младших и разр дов на шине 9 синхронизации должен быть нулевой сигнал, а после окончани суммировани входного h -разр дного слагаемого и наход щихс в сумматоре 1 младших и разрадов на шине 9 синхронизации должен быть единичный сигнал.When summing the input C-discharge term and the low-order bits and the bits on the synchronization bus 9 are in the synchronization bus, there should be a zero signal, and after the end of the summation of the input h-discharge bits and the low-order and breaks on the synchronization bus 9 will be there must be a single signal.

Пусь на шины 7 и 8 устройства поступает положительное число, а в сумматоре 1 и в счетчике 2 находитс положительное или отрицательное нисло. .Pus on the busses 7 and 8 of the device receives a positive number, and in the adder 1 and in the counter 2 there is a positive or negative low. .

Если при суммировании входного ц- разр дного слагаемого и наход щихс в сумматоре 1 младших h разр дов на выходе 13 переноса крайнего старшего разр да накапливаюшего сумматс а 1 есть единичный сигнал, то на выходе элемента ЗАП1 Т 4 также будет единичный сигнал. При этом единичнь1й сигнал, по вл ющийс на шине 9 синхронизации после окончани суммировани входного слагаемого и наход щихс в сумматоре 1 младших разр дов , через элемент И 6 прибавл ет единицу кЪбдержимому счетчика 2. В случае, ес и тф (Суммировании входного Vi- разр дного сжагаемого и наход щихс в сумматсре 1 младших .п разр к дов на выходе 13 накаштвак цего суммак а 1 есть нулевой сигнал, то на выходе элет лента ЗАПРЕТ 4 будет нулевой сшнал. При щтом единичный сигнал, по5 вл1П011Щйс на шине 9 синхронизац после окончани суммировани входного ела- и наход щихс в сумматоре 1 млада1их и разр дов, не измен ет содержимого счетчика 2. Пусть на шины 7 и 8 устройства поо тухюет отрицательное число, а в сумматоре 1 и в счетчике находтс псэтожительное или отрицательное число. Если при суммировании входного И - ра р дного слагаемого и наход щихс в сумматоре 1 младших и разр дов на выходе 13 накагапшающего сумматора 1 есть нулевой сигнал, то на выходе элемента ЗАПРЕТ 3 будет единичный сигнал. При этом единичный сигнал, по вл ющийс на щине 9 синхронизации после окончани суммировани входного слагаемого и наход игахс в сумматоре 1 младших П разр дов , через элемент И 5 вычитает единицу из содержимого счетчика 2. В случае, если при суммировании входного у - разр дного слагаемого и наход щихс в сумматоре 1 млаФиих И разр дов на выходе 13 накапливающего сумматора 1 есть единичнь1Й сигнал, то на выходе элемента ЗАПРЕТ 3 будет нулевой сигнал. При этом единичный сигнал, по вл ющийс на шине 9 сикхрс шзации после окончани суммировани входного слагаемого и наход щихс в сумматсфе 1 младших И разр дов, не измен ет содержимого счетчика 2.. Предлагаемое устройство обладает по сравнению с прототипом меньшими аппаратурными затратами, так как в нем исполь зуетс на один ЗАПРЕТА один элемент ИЛИ (меньше по сравнению с прототипом).; бопьщим быстродействием, так как в деанном устройстве в 1,5 раза сокращено врем п едачи импут Гса с выхода сумматора 1 на вход счетчика 2 и устранено врем переключени триггера знака в сумматоре 1 импульсе синхронизации , и большим диапазоном представлени входных слагаемых и результата, так как знаковый разр д накапливающего сумматора можно испсиьзовать как ин (|ю)змацион Е1ый.If the summation of the input digit-discharge term and the lower h bits in the adder 1 at the output 13 of the transfer of the highest-order discharge accumulating the summat 1 is a single signal, then the output of the ZAP1 T 4 element will also be a single signal. At the same time, the unit signal that appears on the synchronization bus 9 after the summation of the input term is completed and is in the adder 1 of the lower order bits, through the element 6, adds a unit to the hold-down counter 2. In the case of ec and tf (Summing the input Vi-bit burned out and in the summatr 1 lower order. The bits at output 13 should be zero, then 1 is a zero signal, then the BANE 4 tape will have a zero signal at output. With a single signal, the signal is 5 times VL1P011 on the bus 9 synchronized after the end summation input It does not change the contents of counter 2. Let a negative number on the buses 7 and 8 and a negative number in the counter 1 and in the counter. If there is a number of bits and bits in the output 13 of the accumulator adder 1 there is a zero signal, then the output of the BANNER 3 element will be a single signal. In this case, the single signal appearing on the synchronization bar 9 after the end of the summation of the input term and found ingahs in the adder 1 lower P bits, through element 5, subtracts one from the contents of counter 2. In the case of the summation of the input y - bit the summand and being in the adder 1 are small And the bits at the output 13 of accumulating adder 1 are a single signal, then the output of the element BAN 3 will be a zero signal. At the same time, a single signal appearing on the bus of 9 sichr after completion of the summation of the input term and in the summat 1 junior and bits does not change the contents of the counter 2. The proposed device has less hardware costs, as compared to the prototype it uses one element OR on the prohibition (less in comparison with the prototype) .; In terms of speed, since the dean device reduced by 1.5 times the input time of the HSS from the output of the adder 1 to the input of the counter 2 and eliminated the switching time of the sign trigger in the adder 1 synchronization pulse and a large range of representation of the input components and the result, since The sign bit of the accumulating adder can be used as an in (| th) zmation E1y.

Claims

DEVICE FOR SUMMING BINARY NUMBERS, containing an accumulating adder, a counter, two elements of the PROHIBIT and the first element AND, and the inputs of the accumulating adder are connected to the bits of the input bus of the device, and the outputs are connected to. the lower bits of the output bus of the device, the output of the first element And is connected to. the subtraction input of the counter, the outputs of the rows of which are connected to the higher bits of the output bus of the device and to the output bus of the device sign, the information input of the first element is FORBID connected to the control input of the second element is FORBID, and the control input of the first element is FORBID tal, that, in order to simplify and improve performance, it contains a second element And, the output of which is connected to the input of the addition of the counter, the first input of the first element And is connected with the first input of the second element AND and with the synchronization input of the device, the second inputs of the first g and second elements AND are connected to the outputs of the first and second elements, PROHIBIT, the control input of the first element, PROHIBITED, is connected to the output of the transfer of the highest order of the accumulating adder, information input The first element is PROHIBITED connected to the input bus of the device sign.