SU437127A1 - Запоминающее устройство - Google Patents

Запоминающее устройство

Info

Publication number
SU437127A1
SU437127A1 SU1736513A SU1736513A SU437127A1 SU 437127 A1 SU437127 A1 SU 437127A1 SU 1736513 A SU1736513 A SU 1736513A SU 1736513 A SU1736513 A SU 1736513A SU 437127 A1 SU437127 A1 SU 437127A1
Authority
SU
USSR - Soviet Union
Prior art keywords
register
page
address
accumulator
cells
Prior art date
Application number
SU1736513A
Other languages
English (en)
Inventor
Виктор Иванович Корнейчук
Александр Васильевич Городний
Original Assignee
Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции filed Critical Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции
Priority to SU1736513A priority Critical patent/SU437127A1/ru
Application granted granted Critical
Publication of SU437127A1 publication Critical patent/SU437127A1/ru

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Description

1
Изобретение относитс  к вычислительной технике.
Известно запоминающее устройство, содержащее адресный накопитель, ассоциативный накопитель, входной регистр, дешифратор адреса, регистр слова, схемы «И, схемы «ИЛИ И блок управлени . В известном устройстве при отказе  чейки в адресном накопителе происходит обращепие к резервной  чейке из ассоциативного накопител .
Однако в известном запоминающем устройстве при малом числе отказов в основном адресном накопителе ассоциативный накопитель (резервный) почти не используетс , что приводит к большой аппаратурной избыточности . Кроме того, если с течением времени число отказавших  чеек превысит объем ассоциативпого накопител , то в таком устройстве наступает отказ, хот  р д его  чеек .будут еще пригодны дл  дальнейшего использовани . Вследствие этого известное запоминающее устройство  вл етс  мало эффективным .
Целью изобретени   вл етс  повышение эффективной емкости устройства.
Дл  этого устройство содержит дополнительный дешифратор, входы которого подключены к выходам входного регистра, дополнительный регистр, входы которого подсоединены к выходам дополнительного де-. шифратора, а выходы - ко входам схем «ИЛИ, выходы которых подключены к одним входам схем «И, другие входы которых соединены с ассоциативным накопителем и входным регистром, а выходы - со входами дешифратора адреса, блок режима работы, входы и выходы которого подключены к ассоциативному накопителю и блоку управлени .
На чертеже приведена блок-схема устройства .
Запоминающее устройство содержит входной регистр 1 со входом 2. Старшие разр ды
регистра 1 соединены через схемы «И 3 и дополнительный дешифратор 4 с дополнительным регистром 5 и с регистром режима работы 6.
Выходы регистров 1 и 5 соединены через
схемы «ИЛИ 7 и дешифратор адреса 8 с адресным накопителем 9. Информационный выход накопител  9 соединен через схемы «ИЛИ 10 с регистром слова II, который имеет вход 12 и выход 13.
Выходы регистра 1 соединены также с ассоциативным накопителем 14, который может работать в режимах выборки по адресу и по ассоциативному признаку. Информационный выход накопител  14 через схемы
«ИЛИ 10 соединен с регистром 11. 3 Входы накопителей 9 и 14 соединены с выходами регистра 11. Выходы регистра 6 св заны с блоком управлени  15, который имеет вход 16 и выход 17. Накопители 9 и 14, а также регистры 1, 5 и 11 соединены с блоком 15. Выход регистра 6 соединен с блоком 15 через схему «ИЛИ 18. Выход блока Го через счетчик 19 и дешифратор 20 соединен с регистром 6. Вход 21 и накопитель 14 через схему «ИЛИ 2 св заны с другим входом счетчика 19. Счетчик 19, регистр 6, дешифратор 20, схема «ИЛИ 22, схема «ИЛИ 18 образуют блок режима работы 23. Заломинающее устройство работает следующим образом. Ве  пам ть устройства разделена на ( ) страниц, каждой из которых соответствует один триггер либо в регистре 5, либо в регистре 6. По состо нию /-ГО триггера () определ ют возможность (например, если триггер в состо нии «нуль) или невозможность ( например, если триггер в состо нии «единица ) обращени  к /-и странице лам ти накопител  9. НаКОпитель 9 содержит п страниц и им соответствует регистр 5. Накопитель 14 разбит на К ст|раниц с (п+1)-ой по (п + К.)-ую страницу . Нулевое состо ние t-ro тригге(ра в ре-3 гистре 6 соответствует такому режиму работы , при котором t-а  страница накопител  14 используетс  в качестве рабочей адресной страницы, т. е. в признаковых част х  чеек наколител  14 записаны адреса, соответству-3 ющие адресам t-ой страницы. Единичное состо ние f-ro триггера в регистре 6 соответствует такому режиму, при котором t-а  страница накопител  14 используетс  дл  подмены отказавших  чеек рабочих4 страниц накопителей 9 и 14. В этом случае в признаковых част х  чеек г-ой страницы накопител  14 будут записыватьс  адреса отказавших рабочих  чеек. При записи очередного адреса отказавшей4  чейки в накопителе 14 к содержимому счетчика 19 по входу 21 прибавл етс  единица. Таким образом, по состо нию триггеров регистра 6 определ ют страницы накопител  14, работающие на подмену отказавших  че-5 ек, и но состо нию счетчика 19 определ ют номер очередной свободной  чейки лодмен ющей страницы. Пусть необходимо обратитьс  к  чейке а, принадлежащей г-н странице наколител  95 ( ). Дл  этого в регистр 1 по входу 2 записываетс  адрес  чейки а. Код адреса  чейки поступает с регистра 1 на дешифратор 8, а код страницы (который составл ют, например , старшие разр ды кода адреса) пода-6 етс  через дешифратор 4 на регистр 5. В регистре 5 выбираетс  г-й триггер, и согласно его нулевому состо нию и нулевому сигналу с накопител  14 на дешифратор 8 через блок схем «И 3 поступает адрес, который обеспе-6 4 чивает обращение к  чейке а страницы л Рассмотрим теперь обращение к t-й странице накопител  14 («.+/() i (« + /(). Код  чейки с регистра 1 поступает в накопитель 14. В регистре 6 производитс  олрос Го триггера, который св зан с данной стра«идей . В соответствии с состо нием этого триггера регистра 6, который через схему «ИЛИ 18 св зан с блоком управлени , вырабатываетс  последовательность команд, обеспечивающих обращение по адресу к  чейке i-й страницы. Таким образом, емкость устройства в данном режиме составл ет () страниц пам ти . Рассмотрим режим, когда имеютс  отказавшие  чейки, например ,в страницах /иг накопител  9 и в j-й странице наконител  14. В этом случае .производитс  очистка содержимого одной из страниц (например ()-fi) накопител  14 и зались в соответствующий триггер регистра 6 единицы, т. е. данна  страница переводитс  в режим подмены, В признаковой части  чеек (/г+Д)-й страницы записываютс  адреса отказавших  чеек страниц /, г L В ипформационной части  чеек ()-й страницы записываетс  их содержимое . J При необходимости обращени  к отказавшим  чейкам производитс  ассоциативный опрос ( страницы и если там имеетс  адрес-признак, к которому обращаютс , производитс  блокирование накопител  9 и чтение через схемы «ИЛИ 10 на регистр 11 содержимого  чейки из накопител  14. В рассмотренном случае емкость устройства составл ет (п-|-/(-1) страниц пам ти. По мере увеличени  числа отказов в накопител х происходит заполнение (и-|-/С)-й страницы накопител  14, а затем, например, ()-й страницы (при этом в регистре 6 (п + К-1)-й триггер устанавливаетс  в состо ние «единица). Емкость устройства в данном случае будет равна () страниц лам ти и т. д. Если при .большом числе отказов залолнены все  чейки накопител  14 и все К триггеров в регистре 6 установлены в состо ние «1 (емкость устройства равна п страницам), то при дальнейшем увеличении числа отказов происходит просмотр всего содержимого накоиител  14 и определение номера страницы накопител  9, котора  имеет наибольшее чиело отказавших  чеек. Триггер в регистре 5 дл  такой страницы устанавливаетс  в состо ние «единица и вследствие этого обращение к ней блокируетс . Прн этом освобождаютс   чейки накопител  14, которые обслуживали эту страницу . В дальнейшем эти  чейки используютс  дл  подмены вновь отказавших  чеек. В случае , если отказ произошел в  чейке накопител  14, то в признаковой ее части залисываетс  несуществующий адрес, что исключает возможность обращени  к данной  чейке.
SU1736513A 1972-01-10 1972-01-10 Запоминающее устройство SU437127A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1736513A SU437127A1 (ru) 1972-01-10 1972-01-10 Запоминающее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1736513A SU437127A1 (ru) 1972-01-10 1972-01-10 Запоминающее устройство

Publications (1)

Publication Number Publication Date
SU437127A1 true SU437127A1 (ru) 1974-07-25

Family

ID=20499736

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1736513A SU437127A1 (ru) 1972-01-10 1972-01-10 Запоминающее устройство

Country Status (1)

Country Link
SU (1) SU437127A1 (ru)

Similar Documents

Publication Publication Date Title
US4724518A (en) Odd/even storage in cache memory
CA1222573A (en) Address translation buffer
US4472805A (en) Memory system with error storage
GB1233117A (ru)
GB1455743A (en) Data storage systems
EP0259967A2 (en) Directory memory
CH495605A (de) Festwertspeicher-Anordnung
KR890007169A (ko) 버퍼 메모리 제어장치
GB1468783A (en) Memory systems
US4016409A (en) Longitudinal parity generator for use with a memory
GB1529367A (en) Storing binary information elements
SU437127A1 (ru) Запоминающее устройство
GB1449877A (en) Electronic data storage arrangements
JPS6129024B2 (ru)
SU370650A1 (ru) Оперативное запоминающее устройство с блокировкой неисправных запоминающих
SU936033A1 (ru) Запоминающее устройство с автономным контролем
SU653624A1 (ru) Оперативное запоминающее устройство
SU1283861A1 (ru) Запоминающее устройство с коррекцией информации
SU1088073A2 (ru) Запоминающее устройство с обнаружением ошибок
SU1075312A1 (ru) Запоминающее устройство с коррекцией ошибок
SU283304A1 (ru) Запоминающее устройство
SU930388A1 (ru) Запоминающее устройство с самоконтролем
SU1529289A1 (ru) Устройство дл подмены информации в посто нной пам ти
SU1411835A1 (ru) Запоминающее устройство с самоконтролем
SU618799A1 (ru) Запоминающее устройство с самоконтролем