SU432492A1 - - Google Patents

Info

Publication number
SU432492A1
SU432492A1 SU1787778A SU1787778A SU432492A1 SU 432492 A1 SU432492 A1 SU 432492A1 SU 1787778 A SU1787778 A SU 1787778A SU 1787778 A SU1787778 A SU 1787778A SU 432492 A1 SU432492 A1 SU 432492A1
Authority
SU
USSR - Soviet Union
Prior art keywords
counter
trigger
output
input
circuit
Prior art date
Application number
SU1787778A
Other languages
Russian (ru)
Inventor
В. О. Курт Умеров В. Борченко
Original Assignee
Украинский Заочный Политехнический Институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Украинский Заочный Политехнический Институт filed Critical Украинский Заочный Политехнический Институт
Priority to SU1787778A priority Critical patent/SU432492A1/ru
Application granted granted Critical
Publication of SU432492A1 publication Critical patent/SU432492A1/ru

Links

Landscapes

  • Logic Circuits (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ В КВАДРАТ(54) DEVICE FOR INCLUSION IN SQUARES

ii

Изобретение относитс  к вычислительной технике и может быть использовано при разработке цифровых вычислительнызс машин,The invention relates to computing and can be used in the development of digital computing machines.

Известно устройство дл  .возведени  в квадрат, содержащее триггер, схемы И, распределитель импульсов, счетчик тетрад, счетчик выходного числа, счетчик исходно FO числа, св занный с индикатором нулевого кода числа, выход которого соединен со входом установки нул  первого триггера, вход установки единицы первого триггера подк(1гочен ко входу устройства, единичный выход первого триггера соединен с первым входом первой схемы И, второй вход которой св зан с выходом генератора импyльcoв, в котором результат возведени .в квадрат фиксируетс  в двух сумматора-х отдельно дл  четных и нечетных чисел, разр дность счетчика соизмерима с разр дностью возвелдимого в квадрат числа, что значительно усложн ет устройство,A squaring device is known, containing a trigger, AND circuits, pulse distributor, tetrad counter, output number counter, initial FO number counter, associated with the zero code indicator of the number whose output is connected to the zero installation input of the first trigger, unit installation input the first flip-flop trigger (1g is for the device input, the single output of the first flip-flop is connected to the first input of the first circuit And, the second input of which is connected to the output of the impulse generator, in which the result of the erection. in the square is fixed in two x adders x separately for even and odd numbers, the counter size is comparable to the number of squares, which makes the device much more complicated,

С целью упрощени  устройства вход первого разр да счетчика исходного числа соединен с единичным входом первого разр да счетчика выходного числа, выход первой In order to simplify the device, the input of the first digit of the counter of the initial number is connected to the single input of the first digit of the counter of the output number, the output of the first

схемы И соединен со входом распределител  импульсоз, «ругие входы которого соединены с выходами счетчика тетрад, а выход распределител  импульсов соединен со счетным входом триггера и со входом второй схемы И, нулевой выход второго триггера соединен со входом устандаки нул  третьего разр да счетчика выходного числа, единичный выход второго тригге ра соединен .. iCO счетньш входом третьего триггера, нулевой выход которого соединен со входом третьей схемы И, а единичный выход соединен со входом четвертой схемы И, со входами установки единицы четветого триггера и третьего разр да счетчика тетрад, кулевой выход четвертого триггера соединен со вторыми входами третьей и чет вертой схем И, единичный выход четвертого триггера соединен со вторым входом второй схемы И, выходы второй, третьей и четвертой схем И соединены с вычитающим счетным входом счетчика исходного числа,.And is connected to the input of the distributor pulsary, “the other inputs of which are connected to the outputs of the tetrad counter, and the output of the pulse distributor are connected to the counting input of the trigger and to the input of the second circuit And, the zero output of the second trigger is connected to the input of the zero output of the third digit of the output number counter, the unit output of the second trigger is connected .. The iCO counting input of the third trigger, the zero output of which is connected to the input of the third AND circuit, and the single output connected to the input of the fourth AND circuit, with the installation inputs Fourth trigger and third bit of tetrad counter, cool output of fourth trigger connected to second inputs of third and fourth And circuit, single output of fourth trigger connected to second input of second And circuit, outputs of second, third and fourth And circuit connected to subtracting count input counter of the original number

На чертеже показана схема устройства.The drawing shows a diagram of the device.

Claims (1)

Устройство содержит счетчик 1 ucxoaHoio чис- ла, индикатор 2 нулевого кода счетчика исходного числа, 3 фиксации окончани  возведени  в квадрат, счетчик 4 старших разр дов, триггеры 5 и 6, соответ ственно третьего и первого разр дов счетчика выходного чиспа, генератор 7 импупьсов , схемы И 8-И, распредепитепь 12 импульсов,счетчик 13 тетрад, триггер 14 выдепени  четвертого импупьса, вспомогательный триггер 15, триггер 16 вьвдепени  второго импупьса и счетчик 1 выходного чиспа. Счетчик 17 выходного чиспа, фиксирутощий результат возведени  в квадрат, состои трех частей: двоичного счетчика 4 старших разр дов, фиксирующего чиста, начина  с 4-го разр да, триггера 5, который фиксирует 3-й разр д резупьтага, и триггера 6, фиксирующего 1-ый разр д результата, BTOI рой разр щ не фиксируетс ,,так как при возведении любого двоичного чиспа в квадрат он всегда равен нупю. Единичные входы триггеров счетчика 4 старших разр дов соединены с соответствующими выходами распредепитеп  12 импульсов , а входы этого распределител  с соответствующими выходами триггеров счетчика 13 тетрад. Индикатор 2 нулевого кода счагчика 1 исходного чиспа соединен с нулевым входом триггера 3 фиксации -окон чани  возведени  в квадрат, единичный вход которого соединен с потенциапьным вхо дом схемы И 8, импульсный вход этой схемы И соединен с генератором 7 импупьсов , а выход - со входом распредепитеп  12 импупьсов. Выход этого распредепитеп  соединен со второй схемой И 11 и счетным входом второго триггера 16 выдепени  второго импупьса, нупевой вы-ход которого соединен с нупевым входом триггера 5 фиксации третьего разр да счетчика выходного чиспа, а единичный выход - со счетным входом третьего триггера 14 выдепени  четвертого импупьса. Нупевой выход триггера. 14 соединен с третьей схемой И 9, а единичный выходс четвертой схемой И Ю и единичным входом триггера 5 фиксации третьего разр да счетчика выходного чиспа, входом счетчика 13 тетрад и единичным входом вспомогатёпьного четвертого триггера 15, Нупевой выход этого триггера соединен со входами схем И 9, 1О, а единичный выход- со входом второй схемы И 11. Выходы схем И 9-11 соединены со входом счетчика il исходногочиспа храненени  возводимого в квадрат чиспа. Вход первого разр да этого счетчика соединен с единич- ным входом триггера 6 фиксации первого разр да счетчика выходного чиспа. В начапьный момент все счетчики и три. геры наход тс  в нупевом состо нии, схемы 9, 10 открыты, а 8 и 11 закрыты. В счетчик 1 заноситс  возводимое в квадрат чиспо, одновременно в триггер 6 первого счетчика выходного чиспа заноситс  , еспи число нечетное, ипи О , еспи чиспо четкое. Подана импупьса на единичный вход триггера 3 фиксации I окончани  возведени  в квадрат, который открывает схему И 8, дает разрешение на начапо вычислени . Импупьсы с генератора 7 через схему И 8 поступают на распредепитепь 12 импульсов, с помощью которого производитс  перезапись содержимого счетчика 13 тетрад в счетчик 4 старших фозр дов счетчика 4-7 выходного числа. Каждый импульс, пришедший от генератора 7,. перезаписывает , одну единицу , начина  со старшего разр да счетчика 13 тетрад. После перезаписи импупьс от генератора 7 проходит через распредепитепь 12 импупьсов и поступает на счетный /вход триггера 16. С помощьк) этого триг Гера ка одый второй импупьс поступает на нулевой вход триггера 5 третьего разр да счетчика выходного чиспа. Каждый четвертый импупьс подаетс  на единичный вход триггера 5 третьего разр да счетчика выходного -числа, на единичный вход вспомогательного триггера 15 и на выходсчетчика 13 тетрад. Из содержимого счетчика 1 исход- но г очйсГ1а вычитаютс  импульсы, Два первых импупьса вычитаютс с помощью пересчетной схемы, состо щей из триггеров 14, 16, а все последующие импупьсы-непосредственно через схему И 11. При достижении содержимого счетчика 1 нул  индикатор нулевого кода числа вырабатывает HMnynbCi который перебрасывает триггер 3 фиксации окончани  возведени  в квадрат в нупевое состо ние, закрывает схему И 8 и прекращает вычислени . Учитыва , что содержимое второго разр да результата во.зведени  в квадрат любск го двоичного числа будет всегда равно нулю , содержимое счетчика 4 старших разр дов триггера 5 третьего разр да и триггера 6 первого разр да счетчика 17 выходного чиспа будет представл ть квадрат чиспа, .содёржащегос  в счетчике 1 исходного числа Формула изобретени  Устройство дл  возведени  в квадрат, содержащее триггеры,схемы И, рапределитель импульсов, счетчик тетрад, счетчик выходного числа, счегчик исходного числа, св занный с индикатором нулевого кода числа, выход которого соединен со входомThe device contains a counter 1 ucxoaHoio number, an indicator 2 of the zero code of the initial number counter, 3 fixations of the end of the squaring, a counter of the 4 most significant bits, triggers 5 and 6, respectively, of the third and first bits of the output counter, 7 impulses generator, schemes AND 8-AND, distribution of 12 pulses, counter 13 tetrads, trigger 14 of the fourth impedance, auxiliary trigger 15, trigger 16 at the second impedance and counter 1 of the output. The output 17 counter, the fixing result of the squaring, consists of three parts: a binary counter of the 4 most significant bits, fixing blank, starting with the 4th digit, trigger 5, which fixes the 3rd digit of the resetter, and trigger 6, fixing The 1st bit of the result, the BTOI swarm is not fixed, because when building any binary number into a square it is always equal to Nupu. The unit inputs of the trigger triggers of the 4 most significant bits are connected to the corresponding outputs of the distribution chamber of 12 pulses, and the inputs of this distribution valve with the corresponding outputs of the trigger outputs of the counter 13 tetrads. Indicator 2 of the zero code of the starter 1 of the original chisp is connected to the zero input of the trigger 3 fixation — the end of the squaring, the single input of which is connected to the potentiating input of the circuit And 8, the pulse input of this circuit And connected to the generator of 7 impulses, and the output to the input Distribute 12 impuls. The output of this switchboard is connected to the second circuit AND 11 and the counting input of the second flip-flop 16 of the second impedance, the nouveau output of which is connected to the nupovye input of the third discharge trigger 5 of the output counter, and the single output with the counting input of the third flip-flop of the fourth discharge impupes. Nupevy trigger output. 14 is connected to the third circuit AND 9, and the unit output by the fourth circuit I S and the single input trigger 5 fixation of the third bit of the output output counter, the counter input 13 tetrads and the single input auxiliary fourth trigger 15, The trigger output of this trigger is connected to the inputs of the circuit AND 9 , 1O, and the single output - with the input of the second circuit And 11. The outputs of the circuit And 9-11 are connected to the input of the counter il of the initial storage number of the square squared. The input of the first bit of this counter is connected to the single input of the trigger 6 for fixing the first bit of the output counter. At the beginning, all the counters and three. The circuits are in the nouveau state, circuits 9, 10 are open, and 8 and 11 are closed. The counter 1 is entered into the square of the number, simultaneously the trigger 6 of the first counter of the output number is entered, if the number is odd, if it is Oh, then the number is clear. An impingement is fed to the single input of the trigger 3 of fixation of the I end of the squaring, which opens the circuit And 8, gives permission to the beginning of the calculation. The impulses from the generator 7 through the AND 8 circuit are fed to the distributor 12 pulses, with which the contents of the counter 13 tetrads are overwritten into the counter 4 of the highest numbers of the counter 4-7 of the output number. Every pulse coming from generator 7 ,. overwrites one unit, starting with the most significant bit of the counter 13 tetrads. After overwriting, the impulses from the generator 7 passes through the distribution system of 12 impuces and enters the counting / trigger input 16. Helping with this trigger Each second impulse arrives at the zero input of the trigger 5 of the third bit of the output counter. Every fourth impulse is applied to the single input of the trigger 5, the third bit of the output counter, the number, to the single input of the auxiliary trigger 15, and to the output of the counter, 13 tetrads. Pulses are subtracted from the contents of counter 1; the first two impulses are subtracted using a scaling circuit consisting of flip-flops 14, 16, and all subsequent impulses are directly through AND circuit 11. When the contents of the counter 1 are reached, the zero code indicator produces an HMnynbCi which throws trigger 3 of the fixation of the end of squaring into the nullary state, closes the AND 8 circuit and stops the computation. Taking into account that the content of the second bit of the result of squaring a cubic binary number will always be zero, the contents of the counter 4 most significant bits of trigger 5 of the third bit and trigger 6 of the first bit of the counter 17 of the output number will represent the square of the number. containing in the counter 1 of the original number Formula of the invention The device for squaring, containing triggers, schemes AND, pulse distributor, counter of tetrads, counter of the output number, counter of the initial number associated with the indicator of zero code Isla, whose output is connected to the input
SU1787778A 1972-05-22 1972-05-22 SU432492A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1787778A SU432492A1 (en) 1972-05-22 1972-05-22

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1787778A SU432492A1 (en) 1972-05-22 1972-05-22

Publications (1)

Publication Number Publication Date
SU432492A1 true SU432492A1 (en) 1974-06-15

Family

ID=20515144

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1787778A SU432492A1 (en) 1972-05-22 1972-05-22

Country Status (1)

Country Link
SU (1) SU432492A1 (en)

Similar Documents

Publication Publication Date Title
SU432492A1 (en)
GB1509960A (en) Device for synchronising clock pulses of a receiver with those of a transmitter in transmitting-receiving equipment
US3993872A (en) Random number generator for a traffic distributor
SU875642A1 (en) Pulse rate scaler
SU538334A1 (en) Series meter time intervals
GB1267079A (en)
SU512468A1 (en) Dividing device
SU126766A1 (en) Telemeasuring electronic device
SU748271A1 (en) Digital frequency meter
SU381171A1 (en) BINARY PULSE COUNTER
SU583436A1 (en) Device for checking comparison circuits
SU369716A1 (en) eu? sgo? nlya
SU1223203A1 (en) System for checking electronic timepiece
SU999048A1 (en) Unit counting squaring converter
SU377736A1 (en) DEVICE FOR MEASURING THE DURATION OF TIMING OF TEMPERATURE ELECTROMAGNETIC RELAYS
SU395989A1 (en) Accumulating Binary Meter
SU469099A1 (en) Digital phase meter
SU892696A1 (en) Pulse discriminator by repetition period
SU474004A1 (en) Device for dividing binary numbers
SU1372245A1 (en) Digital frequency meter
SU490041A1 (en) Digital frequency meter
SU381038A1 (en) DIGITAL PHASOMETER FOR MEASURING THE AVERAGE VALUE OF SHIFT PHASES
SU402822A1 (en) DIGITAL PHASE? LETER
SU368583A1 (en) MEASURING TIME INTERVALS
SU1179325A1 (en) Random number sequence generator