SU427377A1 - Накопитель информации - Google Patents

Description

Изобретение относитс  к областн запомилаюихих устройств.

Известны накопители информации, содержащие оперативные и промежуточные запоминающие устройства ЗУ, схему сравнени , регистр, счетчик адреса, схемы «И и «ИЛИ.

Недостатками таких накопителей информации  вл етс  невысока  оперативность обмена - одновременного приема и передачи информации - при работе .с относительно медленно действующими каналами ввода и вывода, а невозможность независимого ввода и вывода информации, что затрудн ет использование их в системах сброса и обработки информации в реальном масщтабе времени .

Целью изобретени   вл етс  расщирение функциональных возможностей накопител , а именно возможность независимого ввода и вывода информации.

Предлагаемый накопитель информации отличаетс  от известных тем, что в нем входы регистра подключены к выходам схемы «И первой группы, одни входы которых соединены с выходами регистра адреса ОЗУ, а другие - с выходом схемы сравнени . Вход счетчика адреса подключен к счетному входу регистра адреса, а выходы регистра и счетчика через схемы «И второй и третьей групп, управл ющие входы которых св заны с управл ющей щиной накопител  и выходом одного из промежуточных ЗУ, соединены со входом схем «ИЛИ, выходы которых подключены ко входам регистра адреса.

-Это позвол ет совместить во времени относительно медленные процессы ввода информации из внещнего канала и вывода информации во внешний канал. При этом обеспечиваетс  длительное хранение введенного сообщени , обращение к хранимой в накопителе информации осуществл етс  по ассоциатнвному признаку и обеспечиваетс  приоритет канала ввода сообщени  над каналом вывода.

Электрическа  структурна  схема накопител  информации приведена на чертеже.

Накопитель содержит ОЗУ /, включающее регистр адреса 2 и регистр числа 3, промежуточные ЗУ 4 -  5, схему сравнени  6, регистр 7, счетчик адреса 8, схемы «И 9, 10, 11 первой , второй и третьей групп соответственно, схемы «ИЛИ «7i2, генератор импульсов 13, схему «И М, триггер 15, управл ющую щину 16 накопител  и выходную шкну 17.

Входы регистра 7 соединены с выходами схем «И 9, одни входы которых соединены с выходами регистра адреса 2 ОЗУ /, а другие - с выходом схемы сравнени  6.

Вход счетчика 8 соединен со счетным входом регистра адреса 2 и через схему «И

14, управл емую триггером 15, с выходом генератора импульсов 13.

Выходы регистра 7 и счетчика 8 через схемы «И 70 л и и схемы «ИЛИ 12 соединены с одноименными входами регистра адреса 2. Управл юш;ие входы схем «И 10 и 11 св заны с шиной 16, а входы схем «И 10 - с выходом ЗУ 4.

Входы схемы сравнени  6 соединены с выходами ЗУ 4 vi Ъ, служащих соответственно дл  приема и выдачи информации.

Накопитель .информации работает следуюЩИМ образом.;

В исходном состо нии импульс с выхода генератора 13 через схему «И 14 ностуиает на счетный вход регистра адреса 2 ОЗУ / и на вход счетчика 8.

Каждый раз после поступлени  очередного импульса на счетный вход регистра адреса 2 содержимое  чейки ОЗУ /, определ емое текущим состо нием регистра адреса 2, переписываетс  В ЗУ 5 и далее по мере надобности выводитс  ла выходную шину 17 накопител .

Информаци , поступающа  из внещнего устройства в ЗУ 4, накапливаетс  в нем, и, при накоплении признаков, достаточных дл  определени  адреса  чейки, в которую должна быть записана поступающа  информаци , включаетс  схема сравнени  6, на выходе которой формируетс  импульс при совпадении указанных пр-излаков, поступивщих в ЗУ 4 с соответствующими признаками из ЗУ 5. Импульс с выхода схемы сравнени  6, поступа  на входы схем «И 9, обеспечивает установку регистра 7 в состо ние, эквивалентное текущему состо нию регистра адреса 2 ОЗУ 1. После этого накопитель работает, как описано выще.

По окончании ввода информации в ЗУ 4 импульс конца ввода, формируемый, .например , внешним устройством и поступающий с управл ющей щины 16, опрокидывает триггер /5. Лри этом перекрываетс  схема «И 14, прекраща  поступление имлульсов на счетный вход регистра адреса 2.

Одновременно импульс конца ввода поступает на входы схем «И 10, обеспечива  ввод адреса, хран щегос  в регистре 7, в регистр адреса 2. Затем осуществл етс  ввод информации , накопленной в ЗУ 4, в ОЗУ 1 по заданному адресу через регистр числа 3.

Счетчик 8 в счетном режиме работает синхро .нно с регистром адреса 2, поэтому состо ние этого счетчика соответствует состо нию регистра адреса 2 ОЗУ 1 в момент поступлени  импульса конца ввода.

По окончании ввода информации из ЗУ 4 в ОЗУ / ЗУ 4 формирует импульс, поступающий на входы схем «И //, обеспечива  установку регистра адреса 2 в состо ние, определ емое состо нием счетчика 8, т. е. в состо ние , в котором находилс  регистр адреса 2 в момент поступлени  импульса конца ввода . Задним фронтом этого импульса триггер 15 возвращаетс  в исходное состо ние и продолжаетс  последовательный опрос  чеек ОЗУ 1. Схемы «ИЛИ 12 обеспечивают объединение выходов регистра 7 и счетчика 5.

Предмет изобретени 

Накопитель информации, содержащий оперативное запоминающее устройство, соединенное с промежуточными запоминающими устройствами , выходы которых подключены к схеме сравнени , регистр, счетчик адреса, схемы «И и «ИЛИ, отличающийс  тем, что, с целью расширени  функциональных возможностей накопител , входы регистра подключены к выходам схем «И первой группы, одни входы которых соединены с выходами регистра адреса оперативного запоминающего устройства, а другие - с выходом схемы сравнени , вход счетчика адреса подключен к счетному входу регистра а.дреса , а выходы регистра и счетчика адреса через схемы «И второй .и третьей групп, управл ющие входы которых св заны с управл ющей щиной накопител  .и выходом одного из промежуточных запоминающих устройств, соединены со входами схем «ИЛИ, выходы которых подключены ко входам регистра адреса.