SU311406A1 - УСТРОЙСТВО дл СЧЕТА ПО ПЕРЕМЕННОМУ МОДУЛЮ - Google Patents

Description

Изобретение относитс  к области радиоэлектроники и может быть использовано в автоматике, вычислительной и цифровой измерительной технике.

Известны устройства дл  счета по переменному модулю, содержащие счетные декады со схемой установки начального значени  числа . Организаци  счета по переменному модулю осуществл етс  двум  способами. В одном из них в процессе счета фиксируютс  состо ни  пересчетных декад в соответствии с требуемым значением предустановки с последующим сбросом всех декад в исходное состо ние , в другом - предварительно устанавливаютс  числа в дополнительном коде и затем досчитываютс  до нулевого состо ни  декад.

В обоих способах примен етс  сложна  по конструкции аппаратура. В первом, например , в состав устройства вход т дешифратор в каждом разр де и многовходова  схема совпадени , подключенна  к выходам дешифраторов разр дов, а во втором - в каждом разр де необходимо примен ть преобразователь единичного кода в двоично-дес тичный.

Описываемое устройство отличаетс  тем, что запись в старшие разр ды осуществл етс  в течение дес ти периодов следовани  входных импульсов, в качестве сигналов записи используютс  либо выходные сигналы с деШифратора , либо с триггеров первого разр да . Выходной сигнал об окончании отработки предустановки формируетс  при помощи дополнительного триггера со схемой совпадени  после выдачи сигнала переполнени  счетчика , когда первый разр д установитс  в состо ние , соответствующее младшему разр ду предустановки. Это упрощает устройство и повышает его разрешающую способность.

На чертеже изображена функциональна  схема устройства. В него вход т последовательно соединенные счетные разр ды / со схе.мами 2 объединени  на входах; дешифратор 3 состо ний первого разр да, подключенный своими входами к выходам триггеров первого разр да; входной ключ 4 со схемой 5 управлени , триггер 6 записи со схемами совпадени  7 и 8, где выходы схем 7 подключены ко входам сброса всех разр дов 1 кроме первого, выходы схем 8 соединены со входами схем 2, а входы их подключены к выходу триггера 5 и к выходу ключа 4. В устройство входит переключатель 9 программ; схема формировани  выходного сигнала, включающа  в себ  схемы 10 совпадени , Л объединени  и триггер 12, причем входы схемы W подключены к выходам схем 7 и к выходу «1 дешифратора 3. Вы.ходы схемы 10 и выход последнего разр да 1 счетчика через схему // подключены ко входу триггера 12, второй вход которого нар ду со входами ключей 7 записи соединен через переключатель с выходами дешифратора 3. Выход триггера 12 соединен со входами триггера 6, устройства 5 и сброса в ноль первого разр да. Вход триггера 6 соединен с выходом дешифратора 3 первого разр да. Вход ключа 4 соединен с клеммой 13 входных сигналов. В процессе записи счетные сигналы поступают на входы всех декад, в результате кажда  из них последовательно проходит все возможные состо ни . Режим работы выбираетс  так, что на входы декад, начина  со второй, поступает пачка из дес ти импульсов. Если в процессе записи декаду сбросить в нулевое состо ние, например, после прихода третьего импульса, то по окончании записи декада окажетс  в состо нии схемы 7. В качестве генератора пачки из дес ти импульсов используетс  первый разр д счетчика в сочетании с триггером 6, в качестве сигналов сброса используютс  выходные сигналы дешифратора 3. Рассмотрим работу устройства, начина  с момента формировани  очередного выходного сигнала на выходе триггера 12. При этом первый разр д установитс  в состо ние «О, а триггер 6 - в состо ние «1. Схема 5 управлени  закрывает ключ 4 в случае однократного режима работы, обеспечива  начало работы с приходом внешнего запускающего импульса . В случае циклической работы устройства ключ 4 не закрываетс . Установка триггера 6 в состо ние «1 обеспечивает открывание схем 7 и S, на счетные входы декад 1 поступают входные сигналы, а на входы сброса декад сигналы с выхода дешифратора 3 через переключатель 9. В простейшем случае задатчик 9 представл ет собой набор переключателей , в случае построени  многопрограммного устройства он должен включать в себ  коммутатор программ. Триггер 6 установитс  в нулевое состо ние сигналом «О с выхода дешифратора, благодар  чему на входы декад поступит только дес ть импульсов, начальное состо ние первой декады также нулевое . В результате воздействи  сигналов сброса по окончании процесса записи в старших декадах будет записано число в соответствии с положением переключателей 9. Запись числа в старшие разр ды можно осуш ествл ть не только путем подачи на счетные входы дес ти входных импульсов и сброса сигналов с выхода дешифратора, но и путем переписи состо ний триггера первой декады при помощи дополнительных ключей 14 в момент формировани  сигнала на том или ином выходе дешифратора 3. Однако в этом случае запись в каждый разр д осуществл етс  по четырем или восьми шипам, в то врем , как в первом случае запись производитс  по одной шине установки нулевого состо ни  декады. В устройстве полностью используетс  частотный диапазон декад счетчика, поэтому не требуетс  синхронизации входных сигналов и выделени  времени на запись программы, так как она осуществл етс  в процессе счета, что особенно важно при использовании устройства в качестве делител  частоты с переменным коэффициентом пересчета. Диапазон изменени  коэффициента пересчета от единицы до дес ти, причем фазовый сдвиг выходного сигнала по отношению ко входному минимален и определ етс  только переходными процессами в триггере /2 и в первом разр де счетчика. В качестве схемы 10 может быть использован любой элемент коньюкции, например диодный. Предмет изобретени  Устройство дл  счета по переменному модулю , содержащее счетные разр ды, первый из которых соединен с дешифратором, схему объединени , триггер записи начального состо ни , св занный со схемами совпадени , входной ключ со схемой управлени  и программный переключатель, отличающеес  т&м, что, с целью повышени  разрешающей способности , оно содержит триггер и дополнительно схему совпадени , причем входы дополнительной схемы совпадени  соединены со входом записи всех разр дов, кроме первого , и с выходом дешифратора, а выход подключей через схему объединени  ко входу триггера, второй вход которого через программный переключатель соединен с выходом дешифратора, выход триггера подключен ко входу триггера записи, а также ко входу сброса первого разр да и к схеме управлени .