SU1755387A1 - Cycle-synchronization device - Google Patents

Cycle-synchronization device Download PDF

Info

Publication number
SU1755387A1
SU1755387A1 SU884470024A SU4470024A SU1755387A1 SU 1755387 A1 SU1755387 A1 SU 1755387A1 SU 884470024 A SU884470024 A SU 884470024A SU 4470024 A SU4470024 A SU 4470024A SU 1755387 A1 SU1755387 A1 SU 1755387A1
Authority
SU
USSR - Soviet Union
Prior art keywords
clock
block
input
information
shift register
Prior art date
Application number
SU884470024A
Other languages
Russian (ru)
Inventor
Юрий Степанович Герасимов
Original Assignee
Военная академия им.Ф.Э.Дзержинского
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Военная академия им.Ф.Э.Дзержинского filed Critical Военная академия им.Ф.Э.Дзержинского
Priority to SU884470024A priority Critical patent/SU1755387A1/en
Application granted granted Critical
Publication of SU1755387A1 publication Critical patent/SU1755387A1/en

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

Изобретение относитс  к технике св зи и может быть использовано в аппаратуре передачи данных Цель изобретени  - повышение помехозащищенности Устройство синхронизации по циклам содержит генератор тактовых импульсов, первый распределитель импульсов, первый блок элементов И блок декодировани  синхросигнала, накопитель информации, элемент ИЛИ, второй распределитель импульсов второй блок элементов И и регистр сдвига 1 илThe invention relates to communication technology and can be used in data transmission equipment. The purpose of the invention is to improve noise immunity. A synchronization device for cycles contains a clock generator, a first pulse distributor, a first block of elements AND a clock decoding unit, an information accumulator, an OR element, a second pulse distributor AND block and shift register 1 IL

Description

Изобретение относитс  к технике цифровой св зи и может быть использовано в системах передачи дискретной информацииThe invention relates to digital communication technology and can be used in discrete information transmission systems.

Цель изобретени  - повышение помехоустойчивостиThe purpose of the invention is improving noise immunity.

На чертеже представлена структурна  электрическа  схема устройства синхронизации по цикламThe drawing shows a structured electrical circuit of a cycle synchronization device.

Устройство синхронизации по циклам содержит генератор 1 тактовых импульсов первый распределитель 2 импульсов, первый блок элементов И 3, блок 4 декодировани  синхросигнала накопитель 5 информации, элемент ИЛИ 6, второй распределитель 7 импульсов, второй блок элементов И 8 и регистр 9 сдвигаThe cycle synchronization device contains a clock pulse generator 1, the first valve distributor 2 pulses, the first block of elements AND 3, the clock decoding unit 4, information storage 5, the element OR 6, the second pulse distributor 7, the second block of elements AND 8 and shift register 9

Устройство синхронизации по циклам работает следующим образомThe device synchronization cycle works as follows

На вход первого блока элементов 3 поступает информационный сигнал Поскольку первый распределитель 2 находитс  в произвольном состо нии синхросигнал обнаружен блоком 4 декодировани  В момент обнаружени  синхросигнала второй распределитель 7 приводитс  в начальное состо ние сигналом с выхода элемента ИЛИ б.The input signal of the first block of elements 3 is received. Since the first distributor 2 is in an arbitrary state, the clock signal is detected by decoding unit 4. At the time of detecting the clock signal, the second distributor 7 is reset to the initial state by a signal from the output of the OR element b.

Claims (1)

При этом сн тие информации с регистра 9 сдвига через второй блок элементов И 8 тактируетс  вторым распределителем 7, приведенным в синфазное состо ние с принимаемым сигналом Регистр 9 сдвига предназначен на врем  поиска и установлени  синхронизации по синхросигналу. За счет этого уменьшаютс  потери информации на врем  вхождени  в цикловой синхронизм Формула изобретени  Устройство синхронизации по циклам, содержащее последовательно соединенные генератор тактовых импульсов, первый распределитель импульсов, первый блок элементов И, второй вход которого  вл етс  информационным входом устройства, и блок декодировани  Синхросигнала, а также накопитель информации, отличающее- с   тем, что, с целью повышени  помехозащищенности , в него введены последовательно соединенные элемент ИЛИ, второй распределитель импульсов и второй блок элементов И, а также регистр сдвига, при этом тактовый вход регистра сдвига соединен с управл ющим входом второго распределител  импульсов и с ёыходоМ генератора тактовых импульсов, информационный входIn this case, the removal of information from the shift register 9 through the second block of elements And 8 is clocked by the second distributor 7 brought into in-phase state with the received signal The shift register 9 is designed for the time of searching and establishing synchronization with the sync signal. Due to this, information losses are reduced by the time of entering the frame alignment. Formula of the synchronization device for cycles containing serially connected clock generator, the first pulse distributor, the first block of AND elements, the second input of which is the information input of the device, and the clock decoding unit also an accumulator of information, which differs from the fact that, in order to increase the noise immunity, OR Tel pulses and a second block of the AND, and a shift register, the clock input of the shift register is connected to the control input of the second distributor oyhodoM pulses and clock pulse generator, an information input СОWITH СWITH ч (Я СЛ W 00h (I SL W 00 XJXj 3. 175538Т4 .3. 175538T4. ретист pa сдвига соединен с эторым входомторого соединен с coo s ветствующим входомthe retractor pa of the shift is connected to the source of the second; it is connected to the coo s s input. первого блока элементов И и выход регист-второго распределител  импульсов, а выхора сдвига соединен через в орой блок эле-ды блока декодировани  синхросигнала соментов И с входами накопител единены с входами элемента ИЛИ.the first block of the AND elements and the output of the register-second pulse distributor, and the shift output are connected through the opto unit to the inputs of the AND clock sync signal decoding unit and the drive inputs are connected to the inputs of the OR element. информации, вход сигнала считывани  ко-5information input signal read co-5
SU884470024A 1988-08-01 1988-08-01 Cycle-synchronization device SU1755387A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884470024A SU1755387A1 (en) 1988-08-01 1988-08-01 Cycle-synchronization device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884470024A SU1755387A1 (en) 1988-08-01 1988-08-01 Cycle-synchronization device

Publications (1)

Publication Number Publication Date
SU1755387A1 true SU1755387A1 (en) 1992-08-15

Family

ID=21393813

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884470024A SU1755387A1 (en) 1988-08-01 1988-08-01 Cycle-synchronization device

Country Status (1)

Country Link
SU (1) SU1755387A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Васильев В И Системы св зи М Высша школа, 1987. с 138-140 *

Similar Documents

Publication Publication Date Title
KR980007258A (en) I²C communication device using general purpose microcomputer
SU1755387A1 (en) Cycle-synchronization device
KR900019508A (en) Method converter for video signal
KR950022324A (en) Integrated circuit
SU1711202A1 (en) Data card reader
SU1430975A1 (en) Device for reading information off a punched token
SU1660193A1 (en) Block synchronizer
SU1348809A1 (en) Information input multichannel device
SU1244691A1 (en) Device for reception of signals
SU924696A1 (en) Serial-to-parallel code converter
SU1363479A1 (en) Apparatus for shaping international no. 2 telegraph code
RU1784988C (en) Data input device
SU613326A1 (en) Digital data processing arrangement
SU517177A1 (en) Device for coupling data transmission equipment with information source
SU663123A1 (en) Discrete information receiver
SU1424132A2 (en) Device for transmitting and receiving pseudorandom signals
SU1585901A1 (en) Device for convolution of fibonacci code
SU1589298A1 (en) Device for reading information from perforated information carrier
SU1562948A1 (en) Method of sequential transmission and reception of digital information and device for effecting same
SU1767701A1 (en) Decoder
SU1465970A1 (en) Device for restoring synchronized information
SU1246084A1 (en) Device for registering state of monitored object
RU1771075C (en) Device for receiving binary data in serial code
RU1807586C (en) Device for communication with controlled object
SU1531102A1 (en) Device for interfacing computer with tape recorder