RU1784988C

RU1784988C - Data input device

Info

Publication number: RU1784988C
Application number: SU914918694A
Authority: RU
Inventors: Юрий Васильевич Морозов; Сергей Михайлович Козьяков
Original assignee: Научно-исследовательский институт автоматики Научно-производственного объединения автоматики
Priority date: 1991-01-18
Filing date: 1991-01-18
Publication date: 1992-12-30

Abstract

Изобретение относитс к вычислительной технике, а именно к устройствам ввода информации и может быть использовано, например, дл св зи ЦВМ с бытовым магнитофоном при манчестерском способе кодировани информации. Целью изобретени вл етс упрощение устройства. Устройство содержит информационный вход, тактовый вход, информационный выход, синхронизирующий выход, коммутатор, од- новибратор, первый и второй элементы И- НЕ, регистр сдвига, триггер, восемь элементов И, два элемента ИЛИ, 2 ил.The invention relates to computer technology, and in particular to information input devices, and can be used, for example, to connect a digital computer to a household tape recorder with the Manchester method of encoding information. The aim of the invention is to simplify the device. The device contains an information input, a clock input, an information output, a synchronizing output, a switch, a single vibrator, the first and second AND-NOT elements, a shift register, a trigger, eight AND elements, two OR elements, 2 il.

Description

Изобретение относитс к вычислительной технике, а именно - к устройствам ввода информации и может быть использовано, например, дл св зи ЦВМ с бытовым магнитофоном звукозаписи.The invention relates to computer technology, and in particular to information input devices, and can be used, for example, to connect a digital computer to a household audio tape recorder.

Известно устройство дл сопр жени ЦВМ с магнитофоном по изобретению, содержащее канал ввода информации, в котором содержитс компаратор, первый и второй одновибраторы, элемент И-НЁ, элемент Исключающее ИЛИ, при этом вход канала ввода через компаратор соединен с входом первого одновибратора, с информационным входом триггера и с первым входом элемента Исключающее ИЛИ, второй вход которого соединен с выходом триггера, а выход вл етс информационным выходом канала, выход первого одновибратора соединен с первым входом элемента И-НЕ, второй вход и выход которого соединен соответственно с выходом и входом второго одновибратора, выход которого соединен также с входом синхронизации триггера и с выходом синхронизации канала.A device for interfacing a digital computer with a recorder according to the invention, comprising an information input channel that contains a comparator, a first and second one-shot, an AND-NO element, an exclusive OR element, wherein the input of the input channel through a comparator is connected to the input of the first one-shot, with information trigger input and with the first input of the Exclusive OR element, the second input of which is connected to the output of the trigger, and the output is an information output of the channel, the output of the first one-shot is connected to the first input of the AND-NOT element, w swarm input and output connected respectively to the output and input of the second monostable, the output of which is connected also to an input of synchronization flip-flop and the output synchronization channel.

Недостатком известного устройства вл етс сложность реализации.A disadvantage of the known device is the difficulty of implementation.

Известно устройство дл сопр жени электронной вычислительной машины с магнитофоном по изобретению, содержащее канал ввода информации, в состав которого вход т компаратор, одновибратор, первый и второй элементы И-НЕ, с первого по одиннадцатый элементы И, с первого по третий элемент ИЛИ, первый и второй регистры сдвига, причем аналоговый вход канала соединен с входом компаратора, выход которого соединен с входом запуска одно- вибратора, выход которого соединен с первым входом первого элемента И-НЕ, входы синхронизации первого и второго регистров подключены к входу тактовых импульсов канала, входы установки в ноль первого и второго регистров соединены соответственно с выходами первого и второго элементов И-НЕ, первый вход второго элемента И-НЕ соединен с выходом одновибратора , последовательные вход первого и второго регистров соединены с шиной лоСA device for pairing an electronic computer with a tape recorder according to the invention is known, comprising an information input channel, which includes a comparator, one-shot, first and second AND elements, first to eleventh AND elements, first to third OR elements, first and the second shift registers, and the analog input of the channel is connected to the input of the comparator, the output of which is connected to the start input of a single vibrator, the output of which is connected to the first input of the first element AND, the synchronization inputs of the first and second registers are connected to the input of the channel clock pulses, the zero inputs of the first and second registers are connected respectively to the outputs of the first and second AND-NOT elements, the first input of the second AND-NOT element is connected to the output of the one-shot, the serial input of the first and second registers are connected to the VOC bus

XIXi

оо чoo h

00 0000 00

гической единицы канала, с первого по п тый пр мые выходы первого соединены с первыми входами соответственно с первого по п тый элемент И, с первого по четвертый инверсные выходы первого реги- страсоединены с вторыми входами с первого по четвертый элементов И, второй вход п того элемента И соединен с шестым пр мым выхрдом1 etcfpbfо регистра, первый пр мой выход второго регистра соединен с первыми вводами шёстоТо и седьмого элементов И, с второго rio п тый пр мые выходы второго регистра соединены с первыми входами соответственно с восьмого по одиннадцатый элементов И, с пер- вого по шестой инверсные выходы второго регистра соединены с вторыми входами соответственно с шестого по одиннадцатый элементов И, третий вход дес того элемента И соединен с п тым пр мым выходом первого регистра, выходы первого, второго, третьего, четвертого и п того элементов 1/Г соединены соответственно с первым входом первого элемента ИЛИ, с первым вхо- дом второго элемента ИЛИ, с вторым входом первого элемента ИЛИ, с первым входом третьего элемента ИЛИ и с вторым входом второго элемента ИЛИ, выход которого соединен с вторым входом первого элемента И-НЕ, выходы элементов И с шестого по одиннадцатый соединены соответственно с третьим входом первого элемента ИЛИ, с информационным выходом канала, вторым входом третьего элемента ИЛИ, с третьим входом второго элемента ИЛИ, с четвертым входом первого элемента ИЛИ, с третьим входом третьего элемента ИЛИ, выход которого соедийенс 1торым входом второго элемента И-НЕ, выход первого элемента ИЛИ подключен к выходу синхронизации канала.unit of the channel, from the first to fifth direct outputs of the first are connected to the first inputs, respectively, from the first to the fifth element of And, from the first to fourth inverse outputs of the first registers are connected to the second inputs of the first to fourth elements of And, the second input of the fifth of the And element is connected to the sixth direct output 1 of the etcfpbfo register, the first direct output of the second register is connected to the first inputs of the sixth and seventh elements And, from the second rio, the fifth direct outputs of the second register are connected to the first inputs, respectively, from the eighth eleventh elements AND, from the first to sixth inverse outputs of the second register are connected to the second inputs, respectively, from the sixth to eleventh elements of And, the third input of the tenth element And is connected to the fifth direct output of the first register, the outputs of the first, second, third, the fourth and fifth elements 1 / D are connected respectively with the first input of the first OR element, with the first input of the second OR element, with the second input of the first OR element, with the first input of the third OR element and with the second input of the second OR element, output otorogo connected to the second input of the first AND-NOT element, the outputs of the AND elements from the sixth to the eleventh are connected respectively to the third input of the first OR element, with the channel information output, the second input of the third OR element, with the third input of the second OR element, with the fourth input of the first element OR, with the third input of the third OR element, the output of which is connected to the second input of the second AND-NOT element, the output of the first OR element is connected to the channel synchronization output.

Недостатком известного устройства вл етс сложность реализации,A disadvantage of the known device is the complexity of implementation,

Целью изобретени вл етс упрощение канала ввода и, как следствие, повыше- ниё надежности.The aim of the invention is to simplify the input channel and, as a result, increase reliability.

С этой целью в известное устройство, содержащее компаратор, одновибрэтор, первый и второй элементы И-НЕ, регистр сдвига, с первого по восьмой элементы И, первый и второй элементы ИЛИ, причем вход компаратора вл етс информационным входом устройства, а выход соединен с входом одновибратора, выход которого соединен с первыми входами первого и вто- рого элементов И-НЕ, выход первого элемента И-НЕ соединен с входом установки в ноль регистра сдвига, синхронизирующий вход которого подключен к тактовому входу устройства, последовательный входTo this end, into a known device comprising a comparator, a single vibrator, first and second AND-NOT elements, a shift register, first and eighth AND elements, first and second OR elements, the input of the comparator being the information input of the device and the output connected to the input a single-vibrator, the output of which is connected to the first inputs of the first and second AND-NOT elements, the output of the first AND-NOT element is connected to the zero input of the shift register, the synchronizing input of which is connected to the clock input of the device, serial input

подключен к шине логическа единица, первый, второй, третий, четвертый и п тый пр мые выходы регистра сдвига соединены с первыми входами соответственно первого и второго, третьего, четвертого, п того и шестого элементов И, второй, третий, четвер тый, п тый и шестой инверсные выходы регистра сдвига соединены с вторыми входами соответственно первого, второго, третьего, четвертого, п того и шестого элементов И, выходы первого и шестого элементов И соединены с первым и вторым входами первого элемента ИЛ И. выход которого вл етс синхронизирующим выходом устройства, выход третьего элемента И соединен с первым входом второго элемента ИЛИ, выход которого соединен по линии обратной св зи с вторым входом первогоlogical unit is connected to the bus, the first, second, third, fourth and fifth direct outputs of the shift register are connected to the first inputs of the first and second, third, fourth, fifth and sixth elements And, second, third, fourth, fifth and the sixth inverse outputs of the shift register are connected to the second inputs of the first, second, third, fourth, fifth, and sixth elements And, respectively, the outputs of the first and sixth elements And are connected to the first and second inputs of the first IL element I. The output of which is synchronized the output of the device, the output of the third AND element is connected to the first input of the second OR element, the output of which is connected via a feedback line to the second input of the first

элемента И-НЕ, выход седьмого эле- мента И вл етс информационным выходом устройства, введен триггер, вход синхронизации которого соединен с выходом второго элемента И-НЕ, вход обнулени соединен с седьмым пр мым выходом регистра сдвига, а пр мой и инверсный выходы соединены со вторыми входами соответственно седьмого и восьмого элементов И, первые входы которых соединены с выходами второго элемента И и четвертого элемента И соответственно, шестой пр мой выход регистра сдвига соединен со вторым входом второго элемента ИЛИ, выход п того элемента И соединен с вторым входом второго элемента И-НЕ и с третьим входом второго элемента ИЛИ, выход восьмого элемента И соединен с третьим входом первого элемен .та 10И : ;;у;-;: : Р-г л AND-element, the output of the seventh element AND is the information output of the device, a trigger is introduced, the synchronization input of which is connected to the output of the second AND-NOT element, the zeroing input is connected to the seventh direct output of the shift register, and the direct and inverse outputs are connected with the second inputs of the seventh and eighth AND elements, respectively, whose first inputs are connected to the outputs of the second AND element and the fourth AND element, respectively, the sixth direct output of the shift register is connected to the second input of the second OR element, output th element and coupled to a second input of the second AND-NO element and to third input of the second OR gate, the output of the eighth AND gate connected to the third input of the first elementary .ta 10I: y ;; - ;: P-g l

На фиг. 1 представлена функциональна схема устройства,1 на фиг. 2 - временна диаграмма работы устройства. На фиг. 1 показаны информационный вход 1 устройства, тактовый вход 2 устройства , информационный выход 3 устройства, синхронизирующий выход 4 устройства, компаратор 5, одновибратор 6, первый и второй элеЩнты И-НЕ 7 и 8 соответственно, регистр 9 сдвига, триггер 10, с первого по восьмой элементы И 12,11,13,14,15,16,17 и 18 Соответственно, первый и второй элементы ИЛИ 19 и 20 соответственно. Выход компаратора 5 соединён с входом запуска одновибратора 6, выход которого соединен с первыми входами первого и второго элементов И-НЕ 7 и 8, выход первого элемента И-НЕ 7 соединен с установочным R-входом регистра 9 сдвига, синхровход которого подключен к тактовому входу 2 устройства, а последовательный D-вход подключен к шине логическа единица. Первый пр мой регистра 9 сдвига соединен с первыми входами первого и второго элементов И 12 и 11, с второго по седьмой пр мые выходы регистра 9 сдвига соединены соответственно с первыми входами с третьего по шестой элементрв И 13,14,15 и 16, с вторым входом второго элемента ИЛИ 20 и R-вхо- дом триггера 10. С первого по шестой инверсные выходы регистра 9 сдвига соединены соответственно с вторыми входами первого, второго, третьего, четвертого , п того и шестого элементов И 12,11,13, 14,15 и 16. Выходы второго, первого, третьего , четвертого, п того и шестого элементов И 12, 11, 13, 14, 15 и 16 соединены соответственно с первыми входами седьмого элемента И 17, первого элемента ИЛИ 19, второго элемента ИЛИ 20, восьмого элемента И 18с третьим входом второго элемента ИЛИ 20, с вторым входом элемента ИЛИ 19. Выход п того элемента И 15, кроме того, соединен с вторым входом второго элемента И-НЕ8, выход которого соединен с.С-вхо- дом триггера 10, пр мой и инверсный выходы которого соединены с вторыми входами седьмого и восьмого элементов И 17 иIn FIG. 1 is a functional diagram of the device, 1 in FIG. 2 is a timing diagram of a device. In FIG. 1 shows the information input 1 of the device, the clock input 2 devices, the information output 3 devices, the synchronizing output 4 devices, the comparator 5, the one-shot 6, the first and second electric elements AND NOT 7 and 8, respectively, shift register 9, trigger 10, from first to eighth elements AND 12,11,13,14,15,16,17 and 18 Accordingly, the first and second elements OR 19 and 20, respectively. The output of the comparator 5 is connected to the start input of the one-shot 6, the output of which is connected to the first inputs of the first and second AND-NOT elements 7 and 8, the output of the first AND-NOT 7 element is connected to the installation R-input of the shift register 9, the sync input of which is connected to the clock input 2 devices, and the serial D-input is connected to the logical unit bus. The first straight register 9 of the shift is connected to the first inputs of the first and second elements And 12 and 11, from the second to the seventh straight outputs of the register 9 of the shift are connected respectively to the first inputs of the third to sixth elements And 13,14,15 and 16, with the second the input of the second element OR 20 and the R-input of the trigger 10. From the first to the sixth inverse outputs of the shift register 9 are connected respectively to the second inputs of the first, second, third, fourth, fifth and sixth elements And 12,11,13, 14, 15 and 16. The outputs of the second, first, third, fourth, fifth and sixth elem ntov AND 12, 11, 13, 14, 15 and 16 are connected respectively with the first inputs of the seventh element And 17, the first element OR 19, the second element OR 20, the eighth element And 18 with the third input of the second element OR 20, with the second input of the OR element 19 The output of the fifth element And 15, in addition, is connected to the second input of the second element And-HE8, the output of which is connected to the C-input of the trigger 10, the direct and inverse outputs of which are connected to the second inputs of the seventh and eighth elements And 17 and

18соответственно. Выход седьмого элемента И 17 вл етс информационным выходом 3 устройства. Выход первого элемента ИЛИ18, respectively. The output of the seventh element And 17 is the information output 3 of the device. The output of the first element OR

19 вл етс синхронизирующим выходом 4 устройства, выход второго элемента ИЛ И 20 соединен с вторым входом первого элемента И-НЕ 7.19 is the synchronizing output 4 of the device, the output of the second element AND 20 is connected to the second input of the first element AND-NOT 7.

Устройство работает следующим образом .The device operates as follows.

Информаци в виде синусоидальных сигналов поступает через вход 1 устройства на вход компаратора 5. Компаратор 5 преобразует синусоидальные сигналы в импульсы пр моугольной формы, которые выда ютс на вход одновибратора 6. Одно- вибратор 6 по каждому фронту, положитель- ному или отрицательному, входного импульса формирует на своем выходе короткий импульс, который через элемент И- НЕ 7 подаетс на вход обнулени регистра 9 сдвига.Information in the form of sinusoidal signals enters through the input 1 of the device to the input of the comparator 5. Comparator 5 converts the sinusoidal signals into rectangular pulses, which are output to the input of a single vibrator 6. One vibrator 6 on each edge, positive or negative, of the input pulse generates a short pulse at its output, which, through the AND-NOT 7 element, is supplied to the input of zeroing the shift register 9.

Регистр 9 сдвига представл ет из себ регистр, преобразующий информацию с последовательного входа в параллельный код на последовательном входе регистра 9 установлен посто нный уровень логической единицы, а на вход синхронизации регистра 9 поступают тактовые импульсы с тактового входа 2 устройства.The shift register 9 is a register that converts information from the serial input to the parallel code at the serial input of the register 9, a constant logical unit level is set, and clock pulses from the clock input 2 of the device are received at the synchronization input of the register 9.

В исходном состо нии, в отсутствие сигналов на информационном входе 1 устройства , во все разр ды регистра 9 записана единична информаци , триггер 10 обнулен сигналом единичного уровн с седьмого пр мого выхода регистра 9, выходы элементов И 11-18 наход тс в нулевом состо нии, так как входы каждого из элементов И 11-16 подключены к пр мому и инверсному выходам регистра 9, а на входы элементов И 17 5 и 18 поступают нулевые уровни сигнала. Сигналом единичного уровн с шестого пр мого выхода регистра 9 через элемент ИЛИ 20 на втором входе элемента И-НЕ 7 устанавливаетс единичный уровен ь сигнала, 10 который разрешает прохождение импульса с выхода одновиВрзтора 6 на вход обнулени регистра 9 через элемент И-НЕ 7. Прохождение импульсов с выхода одновибратора 6 на счетный вход триггера 10 через 15 элемент И-НЁ 8 запрещено нулевым значением сигнала с выхода элемента И 15.In the initial state, in the absence of signals at the information input 1 of the device, single bits of information are recorded in all bits of register 9, trigger 10 is reset to zero by the signal of the unit level from the seventh direct output of register 9, the outputs of elements 11-18 are in the zero state , since the inputs of each of the elements And 11-16 are connected to the direct and inverse outputs of the register 9, and the signal levels arrive at the inputs of the elements And 17 5 and 18. The signal of the unit level from the sixth direct output of the register 9 through the OR element 20 at the second input of the AND-NOT 7 element sets the unit level of the signal 10, which allows the passage of the pulse from the output of the same input 6 to the input of resetting the register 9 through the AND-NOT 7. pulses from the output of the one-shot 6 to the counting input of the trigger 10 through the 15th element And-NO 8 is prohibited by the zero value of the signal from the output of the And 15 element.

Массив информации на информационном входе 1 должен начинатьс одним или несколькими битами нулевой информации. 0 Дешифраци информации начинаетс с первого бита единичной информации. Триггер 10 в единичном состо нии разрешает формирование сигнала единичного уровн на выходе элемента . 5 Первым импульсом с выхода одновибратора б обнул етс регистр 6, что приводит к сн тию сигнала с третьего входа элемента ИЛИ 19 и разрешающего сигнала с второго входа элемента И 7. Первый такт сдвига 0 регистра 9, поступивший после сн ти сигнала обнулени на входе обнулени регистра 9, записывает единичную информацию в первый разр д регистра 9. После этого за счет последовательной записи единичной 5 информации в регистр 9 на выходах группы элементов И 11-16 формируетс временна диаграмма работы устройства.The array of information at information input 1 should begin with one or more bits of zero information. 0 Information decryption begins with the first bit of the single information. The trigger 10 in a single state allows the formation of a signal of a single level at the output of the element. 5 The first pulse from the output of one-shot b is reset to register 6, which leads to the removal of the signal from the third input of the OR element 19 and the enable signal from the second input of the And 7. The first clock shift 0 register 9, received after the removal of the zero signal at the input zero register 9, writes unit information in the first bit of register 9. After that, by sequentially writing unit 5 information into register 9, the outputs of the group of elements And 11-16 form a time diagram of the operation of the device.

Синхроимпульсы на выход 4 синхронизации поступают длительностью один такт 0 (по заднему фронту которого должна считыватьс информаци с информационного выхода 3): на втором такте сдвига через элемент И 12, на дес том такте сдвига при нулевом состо нии триггера 10 через эле- 5 мент И 14 и 18, на четырнадцатом такте сдвига через элемент И 16.The synchronization pulses to the synchronization output 4 are received for a duration of one clock 0 (on the trailing edge of which information from information output 3 should be read): at the second shift cycle through element And 12, at the tenth shift cycle at zero state of trigger 10 through element 5 14 and 18, on the fourteenth measure of the shift through the element And 16.

Единична информаци на входе элемент И 17 формируетс длительностью 2 такта с выхода элемента И 11 на втором и 0 третьем тактах сдвига и при наличии признака единичной информации с пр мого выхода триггера 10.Single information at the input of the element And 17 is formed by a duration of 2 cycles from the output of the element And 11 at the second and 0 third cycles of the shift and in the presence of a sign of single information from the direct output of the trigger 10.

Сигнал разрешени на прохождение импульсов с выхода одновибратора б на 5 вход обнулени регистра 9 через элемент И-НЕ 7 формируетс на выходе элемента ИЛИ 19 в интервалах с седьмого по дес тый такт сдвига через элемент И 13, с одиннадцатого по четырнадцатый такт сдвига через элемент И 15 и начина с п тнадцатогоThe permission signal for the passage of pulses from the output of one-shot b to 5, the input of zeroing the register 9 through the AND-NOT element 7 is generated at the output of the OR 19 element in the intervals from the seventh to tenth shift cycle through the And 13 element, from the eleventh to the fourteenth shift cycle through the And element 15 and starting at p. Thirteenth

такта сдвига, сигнал разрешение на прохождение импульсов с выхода одновибрато- ра 6 на счетный вход триггера 10 через элемент И-НЕ формируетс в интервале с одиннадцатого по четырнадцатый такт сдвига через элемент И 15. В случае поступлени импульсов с выхода одновибратора 6 вне указанных интервалов, что может быть вызвано сигналами помехи, устройство на них не реагирует. Но восемнадцатом такте сдвига обнул етс триггер 10 и устройство приходит в исходное состо ние.a shift cycle, a signal permitting the passage of pulses from the output of the one-shot 6 to the counting input of the trigger 10 through the AND-NOT element is generated in the interval from the eleventh to fourteenth shift cycle through the AND 15 element. In the case of pulses from the output of the one-shot 6 outside these intervals, what may be caused by interference signals, the device does not respond to them. But on the eighteenth shift cycle, trigger 10 is reset and the device returns to its original state.

Принцип работы устройства рассмотрен на примере, когда длительность бита информации на входе 1 устройства равна 8 тактам тактовой частоты на входе 2 устройства (см, фиг. 2).The principle of operation of the device is considered as an example, when the duration of the information bit at the input 1 of the device is 8 clock cycles of the clock frequency at the input 2 of the device (see, Fig. 2).

При поступлении в начале массива информации импульсов с выхода одновибратора 6 с интервалом 8 тактов регистр 9 обнул етс по каждому импульсу. При увеличении интервала между импульсами более 10 тактов на одиннадцатом такте сдвига на выходе элемента И 15 формируетс сигнал разрешени на прохождение импульса с выхода одновибратора б на счетный вход триггера 10 и на вход обнулени регистра 9, а в случае прихода на двенадцатой такте (что соответствует приходу первого бита единичной информации в массиве) импульса с выхода одновибратора б через элемент И-НЕ 7 обнул етс регистр 9, а через эле- мент И-НЕ 8 переключаетс триггер 10 из нулевого в единичное состо ние. После обнулени регистра 9 на втором такте сдвига на выходе элемента И 12 формируетс импульс синхронизации, который через элемент ИЛИ 20 передаетс на выход 4 устройства, а на выходе 3 устройства в это врем будет сигнал единичного уровн , формируемый на втором и третьем тактах сдвига на выходе элемента И 17 через элемента И 11.When a pulse information arrives at the beginning of an array of information from the output of a single-vibrator 6 with an interval of 8 ticks, register 9 is reset to zero for each pulse. With an increase in the interval between pulses of more than 10 cycles at the eleventh shift cycle at the output of element And 15, a permission signal is generated for the pulse from the output of one vibrator b to the counting input of trigger 10 and to the input of zeroing register 9, and in the case of arrival at the twelfth cycle (which corresponds to the arrival the first bit of the single information in the pulse array) from the output of the one-shot b through the AND-NOT 7 element, register 9 is reset, and through the AND-HE 8 element trigger 10 is switched from zero to single state. After zeroing the register 9 at the second shift cycle, the output of the And 12 element generates a synchronization pulse, which is transmitted through the OR element 20 to the output 4 of the device, and at the output 3 of the device at this time there will be a unit level signal generated at the second and third shift cycles at the output element And 17 through the element And 11.

При поступлении импульсов с выхода одновибратора 6 с интервалом 8 тактов, что соответствует поступлению последовательностей бит единичной или нулевой информации , по каждому импульсу с выхода одновибратора б регистр 9 будет обнул тьс , при этом на втором также сдвига на выходе 4 устройства формируетс импульс синхронизации. В случае поступлени бит единичной информации на втором и третьем тактах сдвига на выходе 3 устройства будет единичный уровень сигнала.Upon receipt of pulses from the output of one-shot 6 with an interval of 8 cycles, which corresponds to the arrival of sequences of bits of single or zero information, register 9 will be reset for each pulse from the output of one-shot b, and a synchronization pulse is generated at the second shift at the output 4 of the device. In the event that a bit of unit information arrives at the second and third shift clocks, there will be a unit signal level at the output 3 of the device.

В случае, если интервал между импульсами с выхода одновибратора 6 равен 12 тактам, что при единичном состо нии триггера 10 соответствует следованию бита нулевой информации после бита единичнойIn the event that the interval between pulses from the output of one-shot 6 is 12 clocks, which, when the trigger is in the single state, 10 corresponds to following the zero information bit after the single bit

информации, на одиннадцатом такте сдвига на выходе элемента И 15 формируетс сигнал разрешени прохождени импульса с выхода одновибратора 6 на вход обнулени information, at the eleventh shift cycle at the output of element And 15, a signal is issued allowing the passage of the pulse from the output of the single-vibrator 6 to the input zeroing

регистра 9 и на счетный вход триггера 10. Сформированный на двенадцатом такте импульс с выхода одновибратора б через элементы И-НЕ 7 и 8 обнул ет регистр 9 и переключает триггер 10 в нулевое состо ние .register 9 and to the counting input of trigger 10. The pulse generated at the twelfth cycle from the output of one-shot b through the NAND NOT elements 7 and 8 resets register 9 and switches trigger 10 to the zero state.

Если интервал между импульсами с выхода одновибратора 6 равен 12 тактам при нулевом состо нии триггера 10, что соответствует следованию бита единичной информации после бита нулевой информации, на дес том такте сдвига на выходе элемента И 14 формируетс импульс синхронизации, который через элементы И 18 и ИЛИ 19 проходит на выход 4 устройства, а на двенадцатом такте сдвига аналогично происходит обнуление регистра 9 и переключение триггера 10 в единичное состо ние.If the interval between pulses from the output of one-shot 6 is 12 clocks at the zero state of trigger 10, which corresponds to following the bit of the single information after the bit of zero information, a synchronization pulse is generated at the output of the shift element at the tenth shift cycle, which is through the AND 18 and OR elements 19 passes to the output 4 of the device, and at the twelfth shift cycle, the register 9 is reset to the same state and the trigger 10 is switched to the single state.

Если интервал между импульсами с выхода одновибратора 6 равен 16 тактам, чтоIf the interval between pulses from the output of one-shot 6 is equal to 16 clock cycles, which

происходит при следовании быт информа ции в последовательности Г -40 - 1й, на четырнадцатом такте сдвига на выходе элемента И 16 формируетс импульс синхронизации , который через элемент ИЛИ 19occurs when life information is followed in the sequence Г -40 - 1st, at the fourteenth shift cycle, a synchronization pulse is generated at the output of element And 16, which through element OR 19

передаетс на выход 4 устройства, а начина с п тнадцатого такта сдвига на выходе элемента ИЛИ 20 формируетс сигнал разрешени на прохождение импульса с входа одновибратора 6 на вход обнулени регистра 9. Триггера 10 остаетс при этом в единичном состо нии.is transmitted to the output 4 of the device, and starting from the fifteenth shift cycle, the output of the OR element 20 generates a permission signal for the passage of the pulse from the input of the one-shot 6 to the input of resetting the register 9. The trigger 10 remains in this state.

В случае отсутстви импульсов на выходе одновибратора 6 в течение более 17 тактов на восемнадцатом такте сдвига наIn the absence of pulses at the output of the single vibrator 6 for more than 17 cycles in the eighteenth shift cycle by

выходе регистра 9 формируетс сигнал обнулени триггера 10 и устройство переходит в исходное состо ние,the output of the register 9, the zeroing signal of the trigger 10 is generated and the device returns to its initial state

Claims

SUMMARY OF THE INVENTION An information input device comprising a comparator, one-shot, first and second AND-NOT elements, a shift register, first to eighth AND elements, first and second OR elements, the input of the comparator connected to the information input of the device, and the output connected to triggering input of a single vibrator, the output of which is connected to the first inputs of the first and second elements AND NOT. the output of the first AND-NOT element is connected to the installation input in O of the shift register, the synchronizing input of which is connected to the clock input of the device, the serial input of the shift register is connected to the unit potential bus, the first direct output of the shift register is connected to the first inputs of the first and second elements AND, from the second to fifth direct outputs of the shift register are connected to the first inputs of the third, fourth, fifth and sixth elements And, respectively, from the first to sixth inverse outputs of the shift register are connected to the second the strokes of the first, second, third, fourth, fifth and sixth AND elements, the outputs of the first and sixth AND elements are connected to the first and second inputs of the first OR element, the output of which is the synchronizing output of the device, the output of the third AND element is connected to the first input of the second element OR, whose output is connected to the second input of the first AND-NOT element, the output of the seventh AND element is information

5

device output, characterized in that, in order to simplify the device, a trigger is inserted into it, the synchronization input of which is connected to the output of the second AND-NOT element, the zero input is with the seventh direct shift register output, the direct and inverse outputs are connected to the first the inputs of the seventh and eighth AND elements, respectively, the second inputs of which are connected to the outputs of the second and fourth AND elements, the sixth direct output of the shift register is connected to the second input of the second OR element, the output of the fifth AND element is connected to the third input in orogo OR gate and the second input of second AND-NO, the output of the eighth AND gate connected to the third input of the first OR gate.

Ф0г1