SU1739487A1 - Устройство дл фазовой автоподстройки частоты - Google Patents
Устройство дл фазовой автоподстройки частоты Download PDFInfo
- Publication number
- SU1739487A1 SU1739487A1 SU904868242A SU4868242A SU1739487A1 SU 1739487 A1 SU1739487 A1 SU 1739487A1 SU 904868242 A SU904868242 A SU 904868242A SU 4868242 A SU4868242 A SU 4868242A SU 1739487 A1 SU1739487 A1 SU 1739487A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- frequency
- clock
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Изобретение относитс к импульсной технике и может быть использовано дл фазовой автоподстройки генерируемой частоты относительно эталонной частоты в измерительных, приемных и и передающих устройствах. Устройство содержит делители 1 и 2 частоты, дешифраторы 3, 4, триггеры 6-8. реверсивный счетчик 10, цифроанало- говый преобразователь 11, перестраиваемый генератор 12, вентиль 5. 3 ил.
Description
iCJ
о
4 IOO х4
Изобретение относитс к импульсной технике и может быть использовано дл фазовой автоподстройки генерируемой частоты относительно эталонной частоты в измерительных устройствах, а также в приемных и передающих устройствах.
Цель изобретени - упрощение устройства и повышение точности фазовой автоподстройки частоты.
На фиг. 1 приведена электрическа структурна схема устройства дл фазовой автоподстройки частоты; на фиг. 2 и 3 - временные диаграммы, по сн ющие работу устройства.
Устройство (фиг. 1) содержит первый 1 и второй 2 делители частоты, первый 3 и второй 4 дешифраторы, вентиль 5, первый 6, второй 7 и третий 8 триггеры, входную шину 9 тактовых импульсов, реверсивный счетчик 10 импульсов, цифроаналоговый преобразователь (ЦАП) 11 и перестраиваемый генератор 12, выход которого подключен к тактовому входу делител 2 частоты, вход сброса которого подключен к выходу триггера 8 и входу сброса делител 1 частоты , тактовый вход которого подключен к шине 9 устройства, С-входу триггера 7 и R-входу триггера 8, а выход - к R-входу триггера 7, С-входу триггера 6 и С-входу триггера 8, выходы старших разр дов делител 2 частоты подключены к входам дешифраторов 3 и 4, выходы которых подключены к входам вентил 5, выход которого подключен к D-входу триггера 8, S-вход которого подключен к пходу начальной установки устройства , выход триггера б подключен к входу управлени реверсивного счетчика 10. тактовый вход которого подключен к выходу триггера 7, а выходы - к входам цифроана- логового преобразовател 11. выход которого подключен к входу перестраиваемого генератора 12.
Устройство работает следующим образом .
На тактовые входы делителей 1 и 2 частоты поступают соответственно тактовые импульсы по шине 9 и выходна последовательности импульсов с выхода генератора 12. Напр жени на выходах старшего разр да этих делителей представлены на фиг. 2а, б и За, б соответственно. На выходе дешифраторов 3 и 4 формируютс узкие импульсы до и после моментов ti, 15, te, завершени цикла работы делител 2 частоты (фиг. 2в, г и фиг. Зв, г), а на выходе вентил 5 формируетс суммарный импульс (фиг, 2д и Зд). Ширина этих импульсов, задаваема подключением входов дешифраторов 3 и 4 к определенному количеству выходов старших разр дов делител 2. в качестве которого может служить, например, двоичный счетчик, определ ет зону фазового рассогласовани , при переходе границы которой устройство переходит в режим точной автоподстройки или грубого фазировани путем Совмещени фаз выходных импульсов делителей 1 и 2 и одновременной установкой их в исходное состо ние. Если цикл работы делител 1 завершаетс после окончани
0 этого импульса (момент iz на фиг. 2) или до этого импульса (момент ta на фиг. 2), что может быть при включении устройства или переключении коэффициентов делени делителей 1 и 2 дл перехода на другую часто5 ту, то в эти моменты на инверсном выходе триггера 8 формируетс отрицательный импульс (фиг. 2е), заканчивающийс в момент окончани импульса входной последовательности . Импульс, формируемый тригге0 ром 8, сбрасывает в начальное состо ние делители 1 и 2. Установку делителей 1 и 2 в начальное состо ние можно осуществить и принудительно, подав на S-вход триггера 8 отрицательный импульс сброса.
5 Если фазовое рассогласование на выходах делителей 1 и 2 не выходит из зон ы(фиг.З), то триггер 8 не перебрасываетс , и устройство переходит в установившийс режим работы . В зависимости от опережени или
0 отставани фазы выходного импульса делител 2 частоты относительно делител 1 триггер 6 устанавливаетс в то или иное состо ние (фиг. Зе), которое определ ет режим работы счетчика 10 - на сложение или
5 вычитание. Эти операции выполн ютс по положительному фронту импульса, поступающего на тактовый вход счетчика с выхода триггера 7 (фиг. Зж). Дл исключени неопределенности режима работы счетчика 10
0 этот фронт задерживаетс на один период частоты выходного импульса с помощью триггера 7.
Таким образом, введение второго дешифратора и новых взаимосв зей между
5 блоками устройства обеспечивает упрощение устройства при сохранении всех функций известного устройства. Вместе с тем обеспечиваетс повышение точности фазовой автоподстройки частоты при сохране0 нии других характеристик.
Claims (1)
- Формула изобретени Устройство дл фазовой автоподстройки частоты, содержащее первый и второй делители частоты, первый, второй и третий5 триггеры, первый дешифратор, вентиль и реверсивный счетчик импульсов, выходы которого через цифроаналоговый преобразователь подключены к управл ющему входу перестраиваемого генератора, выход кото- -ррго подключен к тактовому входу второгоделител частоты, вход сброса которого соединен с входом сброса первого делител частоты, тактовый вход которого вл етс тактовым входом устройства, а выход первого делител частоты подключен к С-входу первого триггера, отличающеес тем, что, с целью упрощени устройства и повышени точности фазовой автоподстройки частоты, в него введен второй дешифратор, при этом тактовый вход устройства подключен к С-входу второго триггера, D-вход которого подключен к единичному потенциалу, а вход сброса второго триггера подключен к выходу первого делител частоты и С-входу третьего триггера, выход второго тоиггеоа05подключен к тактовому входу реверсивного счетчика, вход управлени которого подключен к выходу первого триггера, D-вход которого подключен к выходу старшего разр да второго делител частоты, выходы старших разр дов которого подключены к входам первого и второго дешифраторов, выходы которых подключены к входам вентил , выход которого подключен к D-входу третьего триггера, S-вход которого подключен к входу начальной установки устройства , R-вход - к тактовому входу устройства, а выход третьего триггера подключен к входам сброса первого и второго делителей частоты ,а 5
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904868242A SU1739487A1 (ru) | 1990-09-21 | 1990-09-21 | Устройство дл фазовой автоподстройки частоты |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904868242A SU1739487A1 (ru) | 1990-09-21 | 1990-09-21 | Устройство дл фазовой автоподстройки частоты |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1739487A1 true SU1739487A1 (ru) | 1992-06-07 |
Family
ID=21537177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU904868242A SU1739487A1 (ru) | 1990-09-21 | 1990-09-21 | Устройство дл фазовой автоподстройки частоты |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1739487A1 (ru) |
-
1990
- 1990-09-21 SU SU904868242A patent/SU1739487A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1500070, кл. Н 03 Н 7/00,1989. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5111150A (en) | Precision phase shift system | |
KR100414864B1 (ko) | 디지탈카운터및디지탈pll회로 | |
SU1739487A1 (ru) | Устройство дл фазовой автоподстройки частоты | |
JPH1198007A (ja) | 分周回路 | |
US4001726A (en) | High accuracy sweep oscillator system | |
RU2824042C1 (ru) | Способ фазовой синхронизации тактовых импульсов внешним импульсом запуска | |
SU1415448A1 (ru) | Цифровой управл емый генератор | |
SU1637022A2 (ru) | Цифровой синтезатор частоты | |
SU1173554A2 (ru) | Управл емый делитель частоты | |
SU1503070A1 (ru) | Цифровой синтезатор частоты | |
SU1332553A1 (ru) | Устройство фазовой синхронизации | |
SU1010573A1 (ru) | Дискретное фазозадающее устройство | |
SU1676075A1 (ru) | Устройство дл формировани импульсных сигналов | |
SU1034160A1 (ru) | Генератор серий пр моугольных импульсов | |
RU2273952C2 (ru) | Синтезатор частоты | |
SU1429316A1 (ru) | Умножитель частоты следовани импульсов | |
SU982200A1 (ru) | Управл емый делитель частоты | |
SU1370783A1 (ru) | Перестраиваемый делитель частоты следовани импульсов | |
SU1027807A1 (ru) | Генератор трапецеидального сигнала | |
SU871340A2 (ru) | Программируемый делитель частоты | |
SU1401553A1 (ru) | Цифровой управл емый генератор | |
SU1127097A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU1008898A1 (ru) | Синтезатор интервалов времени | |
SU1026294A1 (ru) | Генератор ступенчато-трапецеидального напр жени | |
SU924837A1 (ru) | Генератор радиоимпульсов (его варианты) |