SU1637022A2 - Цифровой синтезатор частоты - Google Patents

Цифровой синтезатор частоты Download PDF

Info

Publication number
SU1637022A2
SU1637022A2 SU894678587A SU4678587A SU1637022A2 SU 1637022 A2 SU1637022 A2 SU 1637022A2 SU 894678587 A SU894678587 A SU 894678587A SU 4678587 A SU4678587 A SU 4678587A SU 1637022 A2 SU1637022 A2 SU 1637022A2
Authority
SU
USSR - Soviet Union
Prior art keywords
output
frequency
frequencies
pulses
valve
Prior art date
Application number
SU894678587A
Other languages
English (en)
Inventor
Александр Сергеевич Воробьев
Original Assignee
Предприятие П/Я М-5619
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5619 filed Critical Предприятие П/Я М-5619
Priority to SU894678587A priority Critical patent/SU1637022A2/ru
Application granted granted Critical
Publication of SU1637022A2 publication Critical patent/SU1637022A2/ru

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Изобретение может быть использовано дл  генерации сетки частот в измерительных устройствах, а также в приемных и передающих устройствах с широким диапазоном частот, малым шагом перестройки и установившейс  ошибкой по фазе, близкой к нулю, Целью изобретени   вл етс  повышение быстродействи  при изменении выходной частоты. Сущность изобретени  заключаетс  в том, что в цифровой синтезатор частоты дополнительно введены умножитель 21 частоты и делитель 22 частоты, позвол ющие при тех же значени х опорной и выходной частот снизить значени  коэффициентов делени  делителей 2 и 3 частоты и повысить частоту сравнени  фазы в кольце фазовой автоподстройки Цифровой синтезатор также содержит задающий генератор 1, делители 2 и 3 частоты, триггеры 4-6, счетчик 7 импульсов, дешифратор 8, реверсивный счетчик 9, цифроаналоговый преобразователь 10, вентили 11-17, перестраиваемый генератор 18. 2 ил о «g сл

Description

0&. СЈ
|
О S3 NP
го
Изобретение относитс  к импульсной технике, может быть использовано дл  генерации сетки частот в измерительных устройствах, а также в при- емных и передающих устройствах, и  вл етс  усовершенствованием синтезатора по основному авт.ев„ № 15030700
Цель изобретени  - повышение быстродействи  при изменении выходной частоты.
На фиг 1 приведена электрическа  структурна  схема цифрового синтезатора частот; на фиг. 2 - временные диаграммы, по сн ющие работу устрой- ства в установившемс  режиме„
Цифровой синтезатор частоты содержит задающий генератор 1, первый и второй делители 2 и 3 частоты, первы 4, второй 5 и третий 6 триггеры, счетчик 7 импульсов, дешифратор 8, реверсивный счетчик 9 импульсов, циф роаналоговый преобразователь 10, первый , второй, третий, четвертый, п тый, шестой и седьмой вентили 11- 17 (вентили 11, 12, 14, 16 и 17 - элементы И-НЕ, вентили 13 и 15 - элементы ИЛИ-НЕ), перестраиваемый генератор 18, шину 19 управлени  и выходную шину 20, умножитель 21 частоты и третий делитель 22 частоты . Выход (инверсный) первого триггера 4 соединен с первыми входами первого и четвертого вентилей 11 и
14,выход (инверсный) второго триг- гера 5 соединен с первым входом второго вентил  12 и с вторым входом четвертого вентил  140 Выход первого вентил  11 соединен с первым входом седьмого вентил  17 и с входом суммировани  реверсивного счетчика 9 импульсов, вход вычитани  которого соединен с выходом второго вентил 
12 и с вторым входом седьмого вентил  17, выход которого соединен с счетным входом счетчика 7 импульсов вход сброса которого соединен с S- входами первого и второго триггеров 4 и 5 и с выходом п того вентил 
15,а первый вход которого соединен с первым входом дешифратора 8, с выходом четвертого вентил  14 и с вторым входом третьего вентил  13. Второй вход п того вентил  15 соединен
с R-входами первого, второго и тре- тьего триггеров 4-6, с шиной 19 управлени  и с входом стробировани  дешифратора 8, входы которого с второго по n-й соединены с соответствующими выходами счетчика 7 импульсов, причем n-й выход счетчика 7 импульсов соединен с его же входом разрешени  счета и с тактовым входом третьего триггера 6, пр мой выход которого соединен с первым входом третьего вентил  13, выход которого соединен с входами записи первого, второго и третьего делителей 2, 3 и 22 частоты. Инверсный выход третьего триггера 6 соединен с первым входом шестого вентил  16, выход которого соединен с вторыми входами первого и второго вентилей 11 и 12, второй вход с первым выходом задающего генератора 1, второй выход которого через умножитель 21 частоты соединен с тактовым входом второго делител  3 частоты, третий выход с третьими входами первого и второго вентилей 11 и 12. Выходы реверсивного счетчика 9 импульсов через цифроаналоговый преобразователь 10 соединены с входом перестраиваемого генератора 18, выход которого соединен с тактовым входом первого делител  2 частоты, с выходной шиной 20 и с тактовым входом третьего делител  22 частоты Тактовые входы первого и второго триггеров 4 и 5 соединены с выходами соответственно второго и первого делителей 3 и 2 частоты. D-входы первого, второго и третьего триггеров 4-6 соединены с общей шиной.
В качестве умножител  21 частоты можно использовать адаптивный умножитель частоты следовани  импульсов, а в качестве первого, второго и третьего делителей частоты - делитель частоты следовани  импульсов с переменным коэффициентом делени .
Синтезатор работает в двух режимах: в режиме грубой частотной автоподстройки и режиме фазовой автоподстройки частоты генератора 18.
В первом режиме устройство работает либо при его включении, либо при переключении устройства на другую частоту. Во второй режим работы устройство автоматически переходит после завершени  первого режима. Задание частоты осуществл етс  подачей на установочные входы умножител  21 и делителей 2, 3 и 22 (с переменным коэффициентом делени ) двоичных кодов, а также импульса на шину 19. При этом на инверсных выходах триггеров 4-6 устанавливаютс  уровни логической 1
а на выходе вентил  14 формируетс  отрицательный импульс В результате этого на выходе вентил  13 формируетс  положительный импульс, устанавливающий делители 2, 3 и 22 в исходное состо ние, при котором в них записываютс  двоичные коды коэффициентов делени , подаваемые на их установочные входы. После окончани  импульса на шине 19 на выходе вентил  15 по вл етс  положительный импульс, который сбрасывает счетчик 7 в О и устанавливает триггеры 4 и 5 в единич/
ное состо ние, что приводит к оконча- диаграммами, изображенными на фиг.2,,
нию импульсов на выходах вентилей 14 и 15. С этого момента делители 2, 3 и 22 одновременно начинают счет опорных импульсов с выхода генератора 1
В моменты времени t3, t5 и t формируютс  положительные импульсы на выходе делител  2 (фиг. 26), а в моменты ta, t4, tg и t7 - на выходе делител  3 (фиг. 2в)„ Эти импульсы ус танавливают в единичное состо ние инверсные выходы соответствующих триггеров 4 и 5 (фиг. 2г,д). При этом открываетс  соответствующий вентиль
20
и импульсов с выхода генератора 18 соответственно После завершени  полных циклов счета делителей 2, 3 и 22 на их выходах формируютс  положительные импульсыо Импульсы, формируемые делител ми 3 и 2, устанавлива- 25 11 или 12 (фиг. 2к,л), пропускающие ют в единичное состо ние по С-входу на входы счетчика 9 тактовые импуль- инверсные выходы соответствующих сы частоты f с третьего выхода гене- триггеров 4 и 50 При этом открываетс  ратора 1 (фиг. 2к,л), что, как и в
В моменты времени t3, t5 и t формируютс  положительные импульсы на выходе делител  2 (фиг. 26), а в моменты ta, t4, tg и t7 - на выходе делител  3 (фиг. 2в)„ Эти импульсы ус танавливают в единичное состо ние инверсные выходы соответствующих триггеров 4 и 5 (фиг. 2г,д). При этом открываетс  соответствующий вентиль
соответствующий вентиль 11 или 12, пропускающий на выходы счетчика 9 тактовые импульсы частоты f, с третьего выхода генератора 1 и через открытый вентиль 16 тактовые импульсы повышенной частоты f с второго выхода генератора 1. При этом соответственно увеличиваетс  или уменьшаетс  число, записанное в счетчике 9 и, следовательно, возрастает или снижаетс  уровень напр жени  на выходе преобразовател  10, что приводит к повышению или понижению частоты на выходе генератора 18. Если периоды выходных импульсов делителей 2 и 3 Совпадают с точностью до одного периода тактовых импульсов, поступающих с второго выхода генератора 1, то отрицательный импульс, формируемый на выходе вентил  14, проходит через дешифратор 8, в результате чего на выходе дешифратора 8 формируетс  положительный импульс, устанавливающий триггер 6 в единичное состо ние„ При этом нулевой потенциал на инверсном выходе триггера 6 запрещает прохождение тактовых импульсов повышенной частоты fд на входы счетчика 11, а единичный потенциал на пр мом выходе триггера 6 запрещает прохождение через вентиль 13 отрицательных импервом режиме, приводит к соответству30 ющему изменению напр жени  на выходе преобразовател  10 (фиг. 2и) и частоты на выходе генератора 18, что при- водит к сокращению фазовой ошибки„ Максимально допустима  фазова 
,с ошибка контролируетс  с помощью вентил  17 и счетчика 7„ При достижении фазовой ошибкой допустимого значени , соответствующего половине емкости счетчика 7, на выходе его старшего
40 разр да устанавливаетс  единичный потенциал, запрещающий дальнейший счет импульсов этим счетчиком и устанавливающий триггер 6 в нулевое состо ние, обеспечива  возможность
45 прохождени  импульсов с выхода вентил  14 через вентиль 13 на входы записи делителей 2 и 3. При этом уст- ройство автоматически переходит в первый режим работы.
Таким образом, умножитель 21. и делитель 22 позвол ют повысить частоту сравнени  импульсов в кольце частотно-фазовой автоподстройки за счет умножени  частоты опорного генератора , а также за счет перестройки коэффициента L умножени  опорной частоты, позвол ющей на пор док снизить значени  коэффициентов делени  X и У делителей 2 и 3 частоты, что
50
55
т16370226
/ ,
пульсов с выхода вентил  14 на входы
записи делителей 2 и 3, запреща  тем самым прерывание цикла работы этих делителей0
Таким образом, устройство осуществл ет грубую ускоренную автоподстройку частоты генератора 18 за несколько циклов работы делителей 2 и 3 и автоматически переходит во второй режим работы - фазовую автоподстройку частоты генератора 18 с минимальной начальной фазовой ошибкой.
Второй режим работы иллюстрирован
11 или 12 (фиг. 2к,л), пропускающие на входы счетчика 9 тактовые импуль- сы частоты f с третьего выхода гене- ратора 1 (фиг. 2к,л), что, как и в
В моменты времени t3, t5 и t формируютс  положительные импульсы на выходе делител  2 (фиг. 26), а в моменты ta, t4, tg и t7 - на выходе делител  3 (фиг. 2в)„ Эти импульсы устанавливают в единичное состо ние инверсные выходы соответствующих триггеров 4 и 5 (фиг. 2г,д). При этом открываетс  соответствующий вентиль
первом режиме, приводит к соответствующему изменению напр жени  на выходе преобразовател  10 (фиг. 2и) и частоты на выходе генератора 18, что при- водит к сокращению фазовой ошибки„ Максимально допустима  фазова 
ошибка контролируетс  с помощью вентил  17 и счетчика 7„ При достижении фазовой ошибкой допустимого значени , соответствующего половине емкости счетчика 7, на выходе его старшего
разр да устанавливаетс  единичный потенциал, запрещающий дальнейший счет импульсов этим счетчиком и устанавливающий триггер 6 в нулевое состо ние, обеспечива  возможность
прохождени  импульсов с выхода вентил  14 через вентиль 13 на входы записи делителей 2 и 3. При этом уст- ройство автоматически переходит в первый режим работы.
Таким образом, умножитель 21. и делитель 22 позвол ют повысить частоту сравнени  импульсов в кольце частотно-фазовой автоподстройки за счет умножени  частоты опорного генератора , а также за счет перестройки коэффициента L умножени  опорной частоты, позвол ющей на пор док снизить значени  коэффициентов делени  X и У делителей 2 и 3 частоты, что
приводит к сокращению на пор док времени установки частоты и фазы выходного напр жени , т.е. повышаетс  быстродействие предлагаемого синтезатора по отношению к известному при их одинаковых опорной и выходной частотах.

Claims (1)

  1. Формула изобретени
    Цифровой синтезатор частоты по авт. сВо № 1503070, отличаюk Ј« Фие.2
    щ и и с   тем, что, с целью повышени  быстродействи , в него введены третий делитель частоты и умножитель частоты, включенный между вторым выходом задающего генератора и тактовым входом второго делител  частоты , тактовый вход третьего делител  частоты подключен к выходу перестраиваемого генератора, вход записи третьего делител  частоты соединен с выходом третьего вентил .
SU894678587A 1989-04-14 1989-04-14 Цифровой синтезатор частоты SU1637022A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894678587A SU1637022A2 (ru) 1989-04-14 1989-04-14 Цифровой синтезатор частоты

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894678587A SU1637022A2 (ru) 1989-04-14 1989-04-14 Цифровой синтезатор частоты

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU1503070 Addition

Publications (1)

Publication Number Publication Date
SU1637022A2 true SU1637022A2 (ru) 1991-03-23

Family

ID=21441604

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894678587A SU1637022A2 (ru) 1989-04-14 1989-04-14 Цифровой синтезатор частоты

Country Status (1)

Country Link
SU (1) SU1637022A2 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР V 1503070, кл„ Н 03 L 7/18, 1987 *

Similar Documents

Publication Publication Date Title
US4354124A (en) Digital phase comparator circuit
US4005479A (en) Phase locked circuits
US5247469A (en) Digital frequency synthesizer and method with vernier interpolation
JPH07101847B2 (ja) デジタルフェイズロックドループ装置
US6316982B1 (en) Digital clock with controllable phase skew
SU1637022A2 (ru) Цифровой синтезатор частоты
SU1503070A1 (ru) Цифровой синтезатор частоты
KR100209739B1 (ko) 주파수 발생장치
US4001726A (en) High accuracy sweep oscillator system
EP0780977B1 (en) Precision digital phase shift element
US4064461A (en) Receiver including a station finding circuit
SU1197073A2 (ru) Цифровой синтезатор частот
RU1788576C (ru) Способ фазовой автоподстройки частоты управл емого генератора и устройство дл его осуществлени
SU871312A2 (ru) Генератор парных импульсов
SU472474A1 (ru) Частотный манипул тор
SU788355A1 (ru) Генератор парных импульсов
JPS6312404B2 (ru)
SU1683046A1 (ru) Устройство дл считывани графической информации
KR890000588B1 (ko) 가변주파수 체배기
SU1539999A2 (ru) Устройство автоматической подстройки частоты
SU1739487A1 (ru) Устройство дл фазовой автоподстройки частоты
RU1803977C (ru) Цифровой синтезатор частот
SU1146800A2 (ru) Цифровой синтезатор частот
SU708498A1 (ru) Генератор ступенчатого напр жени
SU1666968A1 (ru) Цифровой фазометр