SU1737744A1 - Устройство дл межприборной св зи - Google Patents
Устройство дл межприборной св зи Download PDFInfo
- Publication number
- SU1737744A1 SU1737744A1 SU894649744A SU4649744A SU1737744A1 SU 1737744 A1 SU1737744 A1 SU 1737744A1 SU 894649744 A SU894649744 A SU 894649744A SU 4649744 A SU4649744 A SU 4649744A SU 1737744 A1 SU1737744 A1 SU 1737744A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- inputs
- pulse
- input
- amplifier
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
Description
тели импульсов, элемент ИЛ И 12, первый 13 и второй 14 компараторы, элемент И-НЕ 15, первый 16 и второй 17 усилители приема, шину 18 питани и импульсный трансформатор 19.
Устройство работает следующим образом .
Рассмотрим передачу одного бита информации в линию св зи и далее в аналогичное устройство, работающее в режиме приема. Код передачи приведен на фиг. 3,а.
Работа устройства при использовании самосинхронизирующегос кода изображена на фиг. 2,б-ж; напр жение на первом логическом входе - фиг. 2,6, напр жение на втором логическом входе - фиг. 2,в, напр жение на линейных входах - фиг. 2,г, напр жение на первом логическом выходе - фиг. 2,д, напр жение на втором логическом выходе - фиг. 2,е. напр жение на тактовом выходе - фиг. 2,ж, работа устройства при использовании кода Манчестер-П на фиг. 2,з-к; напр жение на первом логическом входе - фиг. 2,з, напр жение на втором логическом входе - фиг. 2,и, напр жение на линейных входах - фиг. 2,к, работа устрой- ства при использовании кода AM 1 - на фиг. 2,л-н; напр жение на первом логическом входе - фиг. 2,л, напр жение на втором логическом входе - фиг. 2,м, напр жение на линейных входах - фиг. 2,н.
Исходное состо ние логических входов устройства - передатчика - нулевые потенциалы . На выходе усилителей 1 и 2 передачи - высокие потенциалы (около 5 В). На логических выходах устройства - высокие потен- циалы 2,4-4,5 В. На линейном входе устройства в исходном состо нии никаких сигналов нет. В момент ti на первый логический вход поступает импульс положительной пол рности, означающий, что на устройство начала поступать информаци первого бита, а именно 1. В отрезок времени от ti до t2 на выходе первого усилител 1 на врем первого импульса () будет зафиксирован почти нулевой потенци- ал ( 0,3 В). В этот же отрезок времени на втором логическом входе устройства будет оставатьс нулевой потенциал и соответственно на выходе второго усилител 2 будет оставатьс высокий потенциал. В момент ti ток начинает поступать в начало 4-й обмотки и через нее в выход первого усилител 1. В результате на началах и остальных обмоток импульсного трансформатора 19 по вл ютс импульсы положительной пол рности относительно своих концов. В момент t2 импульс на первом логическом входе заканчиваетс и, соответственно, сформированный импульс с помощью первой обмотки импульсного трансформатора 19с линейных входов уйдет в линию св зи. Выходное сопротивление устройства со стороны линейных входов в интервале от ti до t2 определ етс практически вторым элементом 4 согласовани .
На врем паузы от t2 до Гз на линейные входы подаютс нулевые потенциалы, соответственно на выходах усилителей 1 и 2 передачи будут снова высокие потенциалы и в линию уйдет нулева ступенька-пауза.
На врем от ta до t4 на второй логический вход подаетс положительный импульс , а на первом логическом входе продолжает оставатьс нулевой потенциал. Поэтому в момент тз на выходе второго усилител 2 начинает формироватьс нулевой потенциал. При этом ток от источника питани +5 В через блок 3 согласовани поступает в конец четвертой обмотки импульсного трансформатора 19. Поэтому на концах всех остальных обмоток импульсного трансформатора 19 за врем от ta до и будет сформирован импульс положительной пол рности относительно начал соответствующих обмоток, в том числе и в первой обмотке импульсного трансформатора 19. В результате в линию св зи уйдет импульс противоположной (чем во врем от ti до 12) пол рности, причем в этот интервал времени выходное сопротивление устройства определ етс в основном первым блоком 3 согласовани .
В интервале от t4 до ts на логических входах будут нулевые потенциалы и на выходах усилителей 1 и 2 будут высокие потенциалы. Ток в четвертой обмотке отсутствует и соответственно на линейных входах будет сформирована ступенька-пауза.
Присутствие блока 7 преобразовани сигнала способствует согласованию на врем передачи ступенек-пауз и их быстрому формированию за счет приоткрыти блоков 5 и 6 коммутации. Следует сказать, что при этом несколько уменьшаетс (примерно на 0,05 В) амплитуда импульсов в линию св зи . На логических выходах устройства будут сформированы с помощью второй и третьей обмоток импульсного трансформатора 19, компараторов 13 и 14, усилителей 16 и 17 приема импульсы стандартной формы, используемые либо дл контрол , либо дл сигнализации в случае режима передачи. Более подробно работа этих узлов будет рассмотрена в режиме приема, поскольку именно в этом режиме они вл ютс активно формирующими импульсы информации.
В режиме приема устройство работает следующим образом.
На логических входах устройства изначально должны быть нулевые потенциалы. На выходах усилителей 1 и 2 будут высокие потенциалы. На логических выходах также будут высокие потенциалы, которые обеспечены подачей на первые и вторые входы компараторов единичных потенциалов. При использовании источника 8 опорного напр жени дл выработки рабочего порога стабильной величины в диапазоне рабочих температур от -60 до +125°С оказалось не только возможным использование в качестве компараторов ТТЛ-схем, но и привело к значительному уменьшению потреблени энергии при упрощении всего устройства за счет отказа от стандартных компараторов, более сложных и требующих, как правило, двух источников питани . С целью более эффективного отслеживани уровней срабатывани компараторов 13 и 14 с помощью источника 8 опорного напр жени и компараторы 13 и 14, и источник 8 опорного напр жени рекомендуетс использовать из одной микросхемы, выполненной на основе одного кристалла, что существенно повышает стабильность рабочего порога компараторов 13 и 14 практически без уменьшени помехоустойчивости. В этом случае источник 8 опорного напр жени собран на основе элемента И-НЕ, работающего в линейном режиме, что обеспечиваетс обратной отрицательной св зью.
В режиме приема на линейные входы с аналогичного устройства по линии св зи поступают бипол рные импульсы, несущие информацию, которую должно прин ть устройство и преобразовать в соответствующие импульсы, которые могут быть восприн ты устройствами обработки, например ЭВМ. При поступлении на линейные входы отрицательного импульса относительно начала первой обмотки импульсного трансформатора 19 на концах второй, третьей и четвертой обмоток будут также импульсы отрицательной пол рности относительно начал соответствующих обмоток .
Входное сопротивление устройства со стороны линейных входов будет практически определ тьс величиной первого согласующего блока 3. Ток согласовани будет проходить с участием четвертой обмотки импульсного трансформатора 19 через следующие цепи: из начала четвертой обмотки последовательно через второй блок 6 коммутации , блок 7 преобразовани сигнала, далее через первый блок 3 согласовани в конец четвертой обмотки. Со второй обмотки на первый вход первого компаратора 13
поступит отрицательный импульс относительно напр жени (+1,8 В) смещени , поступающего с источника 8 опорного напр жени . На уровне (+1,45 В) сработает
первый компаратор 13 по первому входу, на выходе первого компаратора 13 начнет формироватьс положительный импульс. Так как на втором входе первого усилител 16 приема, как и на вторых входах первого и
0 второго компараторов 13 и 14 и второго усилител 17 приема, в этот момент продолжает оставатьс высокий потенциал, то на выходе первого усилител 16 будет зафиксирован нулевой потенциал. Первый форми5 рователь 9 сработает и выдаст отрицательный импульс нормированной длительности на второй вход первого компаратора 13, подтвержда импульс информации и восстанавлива при
0 необходимости его до нормированной величины . При этом потребление энергии значительно снижено за счет введени элемента ИЛИ 12, благодар которому ток на создание опорных единичных напр жений на
5 вторых входах компараторов 13 и 14 и усилителей 16 и 17 приема требуетс существенно меньший (3 раза), и к тому же посто нна времени всех формирователей стремитс к +4,4 В. Это решение обеспечи0 ло получение импульсов с формирователей 9, 10 и 11 большей крутизны и позволило примен ть в формировател х резисторы и конденсаторы большей величины, что особенно важно на высоких частотах
5 ( 10 Мбит/с), поскольку уменьшает вли ние паразитных емкостей. Надежное подтверждение по вторым входам компараторов 13 и 14 позволило исключить корректирующие цепи на первых входах
0 компараторов, при этом стабильность длительности выходных импульсов возросла более чем в 2 раза, и расширилс ассортимент примен емых кабелей, поскольку, хот и незначительно, но все же цепи коррекции
5 требовали индивидуальной подгонки дл каждого типа кабел .
Таким образом, импульсы отрицательной пол рности, получаемые во второй и третьей обмотках по очереди при приеме
0 каждого бита информации, вл ютс рабочими .
При наступлении паузы с линии св зи на логических выходах устройства будут зафиксированы высокие потенциалы. Лини
5 св зи будет нагружена, так же,как и во врем импульсов, на сопротивление, равное волновому сопротивлению линии, причем во вреим пауз в пределах бита информации входное сопротивление определ етс параллельным соединением соответственно блоков 5 и 6 коммутации и блоком 3 и 4 согласовани .
При поступлении на линейные входы устройства положительного импульса фаза его перевернетс в третьей обмотке импуль- сного трансформатора 19 и далее процесс получени импульса на втором логическом выходе устройства будет протекать так же, как и при поступлении отрицательного импульса . В результате на втором логическом выходе будет сформирован отрицательный импульс фактически нормированной длительности (с помощью второго формировател 10).
Рассмотрим теперь работу элемента И- НЕ 15. Как можно видеть из описани , на выходе элемента И-НЕ 15 получают импульсы двойной частоты положительной пол рности за счет суммировани импульсов с обоих логических входов устройства. При этом с помощью третьего формировател 11 осуществл етс защита положительных фронтов отрицательных импульсов, поступающих по очереди на первые входы компараторов 13 и 14. Защита паузы в пределах бита информации осуществл етс также с помощью третьего формировател 11, выдающего отрицательные импульсы на объединенные вторые входы усилителей 16 и 17 приема (аналогично рассмотренной ранее защите импульсов).
Claims (1)
- Формула изобретени Устройство дл межприборной св зи, содержащее источник опорного напр же- ни , импульсный трансформатор, последовательно соединенные первый усилитель передачи и первый блок согласовани , последовательно соединенные второй усилитель передачи и второй блок согласовани , последовательно соединенные первый формирователь импульсов, первый компаратор и первый усилитель приема, последовательно соединенные второй формирователь импульсов, второй компаратор и второй уси-литель приема, последовательно соединенные элемент И-НЕ и третий формирователь импульсов, выход которого подключен ко вторым входам первого и второго усилителей приема, выход второго усилител приема подключен к первым входам второго формировател импульсов и элемента И- НЕ, выход первого усилител приема подключен к первому входу первого формировател импульсов и второму входу элемента И-НЕ, выход источника опорного напр жени подключен к началу первой и концу второй обмоток импульсного трансформатора , начало и конец третьей обмотки которого вл ютс линейными входами устройства , логическими входами и выходами и тактовым выходом которого вл ютс соответственно входы первого и второго усилителей передачи, выходы первого и второго усилителей приема и выход элемента И-НЕ, отличающеес тем, что, с целью уменьшени энергопотреблени при одновременном упрощении устройства, введены элемент ИЛИ, блок преобразовани сигнала и два блока коммутации, выходы первого и второго формирователей импульсов подключены ко входам элемента ИЛИ, выход которого подключен к второму входу первого усилител приема, конец первой и начало второй обмоток импульсного трансформатора соединены соответственно со вторыми входами первого и второго компараторов, выход первого усилител передачи подключен ко входу первого блока коммутации и концу четвертой обмотки импульсного трансформатора, начало которой соединено с выходом второго усилител передачи и входом второго блока коммутации, выходы первого и второго блоков согласовани соединены с шиной питани и входом блока преобразовани сигнала, выход которого соединен с выходами первого и второго блоков коммутации и вторыми входами первого, второго и третьего формирователей импульсов.- г- ™°-0-И 0-ЕН3101590
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894649744A SU1737744A1 (ru) | 1989-01-09 | 1989-01-09 | Устройство дл межприборной св зи |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894649744A SU1737744A1 (ru) | 1989-01-09 | 1989-01-09 | Устройство дл межприборной св зи |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1737744A1 true SU1737744A1 (ru) | 1992-05-30 |
Family
ID=21428415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894649744A SU1737744A1 (ru) | 1989-01-09 | 1989-01-09 | Устройство дл межприборной св зи |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1737744A1 (ru) |
-
1989
- 1989-01-09 SU SU894649744A patent/SU1737744A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3986053A (en) | Regenerator for pulse code modulation systems | |
JP3140936B2 (ja) | 双方向同時通信方法とその通信装置およびその通信方法を用いたプログラマブルコントローラ | |
SU1737744A1 (ru) | Устройство дл межприборной св зи | |
JPS6471246A (en) | Nonlinear filter and nonlinear filtering method | |
US11502716B2 (en) | On-off keying receivers | |
JPS6328531B2 (ru) | ||
RU2723088C1 (ru) | Способ передачи и приема данных через воздушный зазор биполярными импульсами и устройство для его осуществления | |
SU1644396A1 (ru) | Устройство дл межприборной св зи | |
SU1718256A1 (ru) | Устройство дл передачи и приема информации | |
RU2115240C1 (ru) | Устройство кодирования, приема и передачи цифровой информации по двухпроводной линии связи | |
SU1385315A1 (ru) | Устройство дл передачи и приема цифровой информации | |
SU1599998A1 (ru) | Согласующее устройство дл односторонней передачи сигналов по линии св зи | |
SU1575321A1 (ru) | Устройство преобразовани линейного сигнала | |
SU1573534A1 (ru) | Устройство двусторонней межприборной св зи | |
JP2850844B2 (ja) | 動作周波数切替可能な伝送システム | |
SU1392626A1 (ru) | Формирователь цифрового линейного сигнала | |
SU1078383A1 (ru) | Устройство акустического каротажа | |
SU698142A1 (ru) | Система передачи команд по лини м электропередач | |
SU531298A1 (ru) | Устройство дл частотной манипул ции сигнала | |
SU789799A1 (ru) | Устройство дл регистрации двухпол рных импульсов тока | |
GB1236215A (en) | Improvements in or relating to the transmission and reception of pulse control signals | |
SU1394447A1 (ru) | Устройство дл сопр жени с двухпроводной линией приемопередатчика данных | |
KR920004930B1 (ko) | 타이밍 시이퀜스에 의한 비밀코드를 비약적으로 증가시키는 장치 | |
SU1499517A1 (ru) | Устройство фазового пуска | |
SU720826A1 (ru) | Устройство дл приема адресной комбинации |